SU534033A1 - Преобразователь частоты импульсов в код - Google Patents

Description

гистр 3 и делитель 8 частоты устанавливаютс  в исходное состо ние.

При подаче сигнала на вход элемента 6 совладени  с формировател  7 входных сигналов импульсы генератора 2 на вход первого счетчика 4 и через делитель 8 на вход регистра 3. Поделенна  счетчиками 4 и 5 частота поступает через элемент И 11 на вход вычитающего счетчика 1. Триггер 12 в этот момент находитс  в единичном состо нии . Выходные импульсы счетчиков 4 и 5 осуществл ют перенос хода регистра 3 в эти счетчики, измен   тем самым их коэффициент делени . Этим обеспечиваетс  требуемое изменение во времени частоты, поступающей на вход счетчика 1. Однако за счет времени квантовани  кодов регистра 3 в счетчике 1 вычитаетс  большее число, чем это требзетс . Это приводит к возникновению в процессе цикла преобразовани  пакапливающейс  погрешности , котора  тем больше, чем больше врем  квантовани . Компенсаци  возникающей погрешности осуществл етс  следующим образом . При определенном значении кода в счетчик в 1 на выходе дешифратора 15 по вл етс  сигнал, который при отсзтствии импульса на выходе счетчика 5 через элемент И 13 устанавливает триггер 12 в нулевое состо ние. При этом элемент И И запираетс . С по влением следующего импульса на выходе счетчика 5 он не проходит на вход вычитающего счетчика 1. При последующем отсутствии импульса на выходе счетчика 5 триггер 12 устанавливаетс  в единичное состо ние, так как на входах элемента И 13 в этом случае присутствуют единичные сигналы. Элемент И 11

открываетс , и последующий импульс с выхода счетчика 5 проходит на вход счетчика 1, код счетчика измен етс , и снимаетс  сигнал на выходе дешифратора. Таким образом, один

из очередных импульсов с выхода счетчика 5 не пропускаетс  на вычитание кода в счетчик 1. Следующий пропуск импульса происходит при достижении кодом счетчика 1 значени , при котором погрешность достигает заданного предельного значени . Этим обеспечиваетс  уменьшение погрешности преобразовател .

Claims (1)

1. Формула изобретени 

   Преобразователь частоты импульсов в код, содержащий опорный генератор и формирователь входных сигналов, выходы которых подключены через элемент совпадени  к делителю частоты и одновременно к последовательно соединенным первому и второму счетчикам , св занным через соответствующие блоки переноса кода с регистром, вход которого соединен с выходом делител  частоты,

   при этом выходы обоих счетчиков подключены к другим входам первого и второго блоков переноса кода, вычитающий счетчик, соединенный с дешифратором, элементы И, НЕ и триггер, отличающийс  тем, что, с целью

   повышени  точности измерений, вход вычитающего счетчика подключен к выходу второго счетчика через элемент И, другим входом св занный с выходом дешифратора через последовательно соединенные триггер и другой элемент И, второй вход которого подключен через элемент НЕ к выходу второго счетчика.