SU512580A1 - Счетчик импульсов - Google Patents

Description

иый сигнал с триггера 5 поступает иа вход блока сложени  кодов 6 и суммируетс  с кодированной величиной целой части коэффициента пересчета. Деление на величину полученной суммы с помощью делител  на целое число продолжаетс  до тех пор, пока величина числа выходных импульсов делител  2, подсчитываемых счетчиком 3, не станет равной величине дробной части коэффициента пересчета. В этот момент срабатывает схема сравнени  4 и сбрасывает триггер 5 в состо ние «О, благодар  чему коэффициент делени  делител  2 устанавливаетс  равным величине целой части коэффициента пересчета и сохран етс  до момента очередного переполнени  и обнулени  счетчика 3, после чего весь цикл делени  повтор етс . Если коэффициент пресчета величина цела , то сигнал «Перенос последнего разр да счетчика 3 по вл етс  одновременно с сигналом со схемы сравнени  4, правильна  работа триггера 5 в этом случае обеспечиваетс  тем, что импульс переноса имеет значительно меньшую длительность и заканчиваетс  раньше, чем сигнал схемы сравнени  4.

Величина коэффициента пересчета устройства , определ ема  отношением числа выходных импульсов к числу входных за один цикл

делени , оказываетс  в точности равной заданной величине коэффициента пересчета, подаваемой на устройство в кодированном виде.

Claims (1)

1. Формула изобретени 

   Счетчик импульсов, содержащий источник входных импульсов, делитель частоты на целое число и двоичный счетчик, вход которого соединен с выходом делител  частоты на целое число, отличающийс  тем, что, с целью расширени  функциональных возможностей , в счетчик импульсов введены блок сложени  кодов, элемент сравнени  и статический триггер, причем выходы блока сложени  кодов соединены с управл ющими входами делител  частоты на целое число, входы элемента сравнени  подключены к выходам двоичного счетчика, а выход - к входу установки в «О статического триггера, вход установки в «1 которого соединен с выходом переноса последнего разр да двоичного счетчика , единичный выход триггера подключен к управл ющему входу блока сложени  кодов, а выход источника входных импульсов соединен с входом делител  частоты на целое число.

   1 i 41 ii