[go: up one dir, main page]

SU527828A1 - Recording device - Google Patents

Recording device

Info

Publication number
SU527828A1
SU527828A1 SU2091545A SU2091545A SU527828A1 SU 527828 A1 SU527828 A1 SU 527828A1 SU 2091545 A SU2091545 A SU 2091545A SU 2091545 A SU2091545 A SU 2091545A SU 527828 A1 SU527828 A1 SU 527828A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
trigger
inputs
recording device
last
Prior art date
Application number
SU2091545A
Other languages
Russian (ru)
Inventor
Виктор Александрович Гельбрас
Татьяна Меировна Киндякова
Михаил Григорьевич Ласый
Original Assignee
Предприятие П/Я А-7306
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7306 filed Critical Предприятие П/Я А-7306
Priority to SU2091545A priority Critical patent/SU527828A1/en
Application granted granted Critical
Publication of SU527828A1 publication Critical patent/SU527828A1/en

Links

Landscapes

  • Read Only Memory (AREA)

Description

1one

Изобретент1е относитс  к дискретным системам св зи, может использоватьс  в аппаратуре телеуправлени  и тепесигнализации радиорелейных линий св зи.The invention relates to discrete communication systems, can be used in the equipment of telecontrol and tepar alarm of radio relay communication lines.

Известно регистрирующее устройство, содержащее кольцевой распределитель, триггеры которого подключены к соответствующим ,  чейкам, блока пам ти.A recording device is known which contains an annular distributor, the triggers of which are connected to the corresponding, cells of the memory block.

Цель изобретени  - упрощение и повы- щение надежности устройства - достигает- с  тем, что в предлагаемом устройстве управл ющий вход первого триггера кольде- вого распределител  соединен с выходом элемента И-НЕ, первый и второй входы которого подключены соответственно к выходу последнего триггера и к выходу последней  чейки блока пам ти, а пр мые и инверсные выходы триггеров соединены со входами синхронизации соответствующих  чеек блока пам ти.The purpose of the invention is to simplify and increase the reliability of the device, so that in the proposed device the control input of the first trigger of the ring distributor is connected to the output of the NAND element, the first and second inputs of which are connected respectively to the output of the last trigger and the output of the last cell of the memory block, and the direct and inverse outputs of the flip-flops are connected to the synchronization inputs of the corresponding cells of the memory block.

На чертеже изображена структурна  схема ycTpoJteTBa.The drawing shows the ycTpoJteTBa structural diagram.

Кольцевой распределитель 1 содержит четное число триггеров 2, которые подклочены к соответствующим  чейкам, (триггерам .) 3 блока пам ти 4, причем управл ющий вход первого триггера 2 соединен с выходом элемента И-НЕ 5, первый и второй входы которого подключены соответственно к выходу последнего триггера 2 и к выходу последней  чейки 3 блока пам ти 4, а пр мые и инверсные выходы триггеров 2 соединены со входами синхронизации соответствующих  чеек (триггеров) 3 блока пам ти 4.Ring distributor 1 contains an even number of flip-flops 2, which are connected to the corresponding cells (triggers.) 3 memory blocks 4, and the control input of the first flip-flop 2 is connected to the output of the AND-HE element 5, the first and second inputs of which are connected respectively to the output the last trigger 2 and to the output of the last cell 3 of the memory block 4, and the direct and inverse outputs of the flip-flops 2 are connected to the synchronization inputs of the corresponding cells (flip-flops) 3 of the memory block 4.

Устройство работает следующим, образомThe device works as follows

Подачей на входы 6 и 7 отрицательного сигнала Сброс устройство приводитс  в исходное состо ние. При этом все триггеры 2 и 3 устанавливаютс  в состо ние, при котором, на всех пр мых выходах Q поддерживаетс  высокий потенциал. Регистрирующее устройство запускаетс  положительным сигналом Пуск по входу 8. При этом, на выходе элемента И-НЕ 5 формируетс  отрицательный потенциал, который под действием тактовых импульсов, поступающих на входы 9 и Ю последовательно во времени, образуетс  на выходахBy applying a negative signal to the inputs 6 and 7. The device is reset to its initial state. In this case, all the triggers 2 and 3 are set to a state in which, at all direct outputs Q, a high potential is maintained. The recording device is triggered by a positive signal. Trigger on input 8. At the same time, a negative potential is generated at the output of the AND-NE element 5, which under the action of clock pulses arriving at inputs 9 and 10 sequentially in time, is formed at the outputs

Q , a затем на инверсных выходах QQ, a then on the inverse outputs Q

Положительные перепады напр жени  на выходах Q и Q распределител  1, воздейству  на синхронизирующие входы триггеров 3 блока пам ти 4, преобразуют последовательный код на входе 11 в параллельный . При работе устройства в стартстопном , режиме выход Q последнего триггера 3 должен быть соединен с одним, из входов элемента И-НЕ 5. Тогда при фор- 10 The positive voltage drops at the outputs Q and Q of the distributor 1, affecting the synchronization inputs of the triggers 3 of the memory 4, convert the serial code at the input 11 into a parallel one. When the device is operating in the start-stop mode, the output Q of the last trigger 3 must be connected to one of the inputs of the AND-NOT element 5. Then, when for-

мировании положительного перепада напр жени  на выходе Q последнего триггера 2 распределител  1 последний триггер 3 блока пам ти 4 отрицательным, сигналом с выхода Q прерывает прохождение периодической последовательности на входе D первого триггера 2.In order to maintain a positive voltage drop at the output Q of the last trigger 2 of the distributor 1, the last trigger 3 of memory 4 is negative, the signal from the output Q interrupts the periodic sequence at the input D of the first trigger 2.

При .непрерывном режиме работы выход а последнего триггера 2 не соединен со входом элемента И-НЕ 5, Цикл работы регистрирующего устройства повтор етс  непрерывно до тех пор, пока на вход элемента И-НЕ 5 не поступит отрицательный сигнал Стоп.In the continuous operation mode, the output of the last trigger 2 is not connected to the input of the NAND element 5. The recording cycle of the recording device repeats continuously until a negative signal Stop is received at the input of the NAND 5 element.

Дл  регистрации п - разр дного двоичного числа требуетс  п/2  чеек распреде лител  и Т1  чеек пам ти.To register an n - bit binary number, n / 2 distribution cells and T1 memory cells are required.

Claims (1)

Формула изобретени  Регистрирующее устройство, содержакоторого подключены к соответствующим  чейкам блока пам ти, отличающеес  тем, что, с целью его упрощени  и повышени  надежности, управл ющий входClaims of recording device, which are connected to the corresponding cells of the memory block, characterized in that, in order to simplify and increase reliability, the control input первого триггера кольцевого распределител  соединен с выходом элемента И-НЕ, первый и второй входы которого подключены соответственно к выходу последнего триггера и к выходу последней  чейки блока пам ти, а пр мые и инверсные выходы триггеров соединены со входами синхронизации соответствующих  чеек блока пам ти . щее кольцевой распределитель, триггерыthe first trigger of the ring distributor is connected to the output of the NAND element, the first and second inputs of which are connected respectively to the output of the last trigger and to the output of the last cell of the memory unit, and the direct and inverse outputs of the trigger are connected to the synchronization inputs of the corresponding memory cells. triple ring distributor, triggers 527828527828
SU2091545A 1974-12-30 1974-12-30 Recording device SU527828A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2091545A SU527828A1 (en) 1974-12-30 1974-12-30 Recording device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2091545A SU527828A1 (en) 1974-12-30 1974-12-30 Recording device

Publications (1)

Publication Number Publication Date
SU527828A1 true SU527828A1 (en) 1976-09-05

Family

ID=20605885

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2091545A SU527828A1 (en) 1974-12-30 1974-12-30 Recording device

Country Status (1)

Country Link
SU (1) SU527828A1 (en)

Similar Documents

Publication Publication Date Title
SU527828A1 (en) Recording device
US2733431A (en) steele
SU515161A1 (en) Multistable trigger
US3308286A (en) Statistical decision circuit
US3355732A (en) Self-programmed serial to parallel converter
SU427484A1 (en) SWITCH
SU372690A1 (en) PULSE DISTRIBUTOR ;;; - x: ': ... o, "' 1 [YYSHO ^ I ;;;: ';;; -',:,!
SU463234A1 (en) Device for dividing cycle time into fractional number of intervals
US3500189A (en) Automatic scaling system for a time device
SU389625A1 (en) DEVICE FOR THE FORMATION OF A TEMPORARY INTERVAL
SU780203A1 (en) Counting device
SU419886A1 (en) DECODER
SU463117A1 (en) Device for averaging number pulse codes
SU1273923A1 (en) Generator of pulses with random duration
SU1177888A1 (en) Device for generating pulse trains
SU902074A1 (en) Ring shift register
SU1106013A1 (en) Analog-to-digital converter
SU437061A1 (en) Markov Chain Generator
SU1081787A2 (en) Voltage-to-time interval converter
US3154743A (en) Electrical counter chain type timing arrangements
SU641658A1 (en) Multiprogramme frequency divider
SU467455A1 (en) Pulse Forming Device
SU984057A1 (en) Pulse frequency divider
SU1149260A1 (en) Device for detecting errors in parallel n-digit code with constant weight k
SU135106A1 (en) Pulse Generator