SU504225A1 - Устройство дл преобразовани импульсных сигналов - Google Patents
Устройство дл преобразовани импульсных сигналовInfo
- Publication number
- SU504225A1 SU504225A1 SU2040609A SU2040609A SU504225A1 SU 504225 A1 SU504225 A1 SU 504225A1 SU 2040609 A SU2040609 A SU 2040609A SU 2040609 A SU2040609 A SU 2040609A SU 504225 A1 SU504225 A1 SU 504225A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- inputs
- pulse signals
- elements
- time
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Description
1
Изобретение относитс к толемеханике и может найти применение при разработке различных блоков, предназначенных дл по|давлени амплитудных помех. Известны устройства дли преобразовани сигналов, содержащие логические элементы |И, ИЛЦ,, линии задержки и предназна е:нныв ;дл селекции по аьшливуде различных импулjcjEjux сигналов элементы НЕ и И-НЕ. Однако ограниченна помехоустрйчивость не позвол ет подавл ть помехи с учетом их различных временных положений. ; Цель изобретени - создание устройства дл преобразовани импульсных сигналов, Iкоторое позволило бы устранить вли ние мвшающих сигналов Б двоичных коммутацион-ных (осемах при. различном сочетаний., ;,
Достигаетс это за счет того, чтопервый вход устройства через элемент НЕ соединен с первыми входами первого и второго элементов И-НЕ второй вход первого элемента И-НЕ со вторым входом устройства и первым входом второго элемента И-НЕ, выходы первого, второго и третьего элементов И-НЕ подключены к соответствующим входам четвертого элемента И-НЕ, выход которого соединен с торыми j входами второго и третьего элементов И-ЛЕ
На фиг. 1 - блок-схема устройства дл преобразовани импульсных сигналов; на фиг. 2 - временна диаграмма его работы.
Блок-схема содержит (элемент И-НЕ , элемент НЕ 4 и элемент И-НЕ 5.
В кюмент времени 1{ , на первый вход устройства поступает сигнал, соответствующий логической единице, а на второй вход устройства поступает сигнал, соответству.ющий логическому нулю. При таком сочета- «ИИ входных сигналов на выходец,устройства ;(выхоч. элемента 5) установитс значение, соответствующее логическому нулю. При смене информации на входах устрой ства , (момент времени t, ) на его выходе установитс значение логической единицы.
Состо ние схемы в момент времени t ;соответствует ее состо ниЮВ момент вре- . мени .
Во врем , дейст зий входного набора, соответствующего времени t , на первом
и втором входах, по вилась внешн отрица-; тельна помеха {момент времени Ьц ), котора изменила входную: информацию на ложную . На первом akofle устройства установилось значение логического нул ,g
Схема устройства построена таким обра зом, что возникша помеха не изменит выходкого состо ни . Правильное значение поги-) чесКого нул на втором 1входв устройства, не мен етс , а, следовательно,; с выхода . JQ элемента 2 на вход элемента 5 продолжает поступать логическа единица, а ложное значение i логического нул на первом входе не изменит значени элемента 3, так как по цепи обратной св зи, с выхода устрой- - jg ства на вход эл,емента 3 поступает установившеес в момент времени tj значение логического нул . Устройство сохранит свое состо ние до момента смены логичес- : ких сигналов на его обоих входах,,20
Аналогичным образом работает схема при действии положительной помехи в моменТ; времени t .
При рассмотрении работы схемы предполагалось , что провода св зи на всем прот -: жении расположены р дом и на imx навод тс сигналы помех одного и того же знака.
Claims (1)
- Формула изобретениУстройство дл преобразовани импульсных сигналов, содержащее элементы НЕ и И-НЕ, отличающеес тем, что, с целью повышени помехоустойчивости, первый вход устройства через элемент НЕ соединен с первыми входами первого и Ьторого .элементов И-НЕ, второй вход первого элемента И-НЕ соединен со вторым входом устройства и первым входом третьего элемента И-НЕ,. выходы первого, второго :i третьего элементов И-НЕ подключены, к соответствующим входам четвертого элемента И-НЕ, выход которого соединен со; вторьш1и входами второго и третьего элементов И-HE.j ,/5х ЯФи.8.1Внешнее HaSeStHHon поннрЛ/11 if3п. .uuXt..rr-rr crЙА/ДЗewJTTBbDiSГШI.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2040609A SU504225A1 (ru) | 1974-06-28 | 1974-06-28 | Устройство дл преобразовани импульсных сигналов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2040609A SU504225A1 (ru) | 1974-06-28 | 1974-06-28 | Устройство дл преобразовани импульсных сигналов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU504225A1 true SU504225A1 (ru) | 1976-02-25 |
Family
ID=20589882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2040609A SU504225A1 (ru) | 1974-06-28 | 1974-06-28 | Устройство дл преобразовани импульсных сигналов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU504225A1 (ru) |
-
1974
- 1974-06-28 SU SU2040609A patent/SU504225A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU504225A1 (ru) | Устройство дл преобразовани импульсных сигналов | |
SU1019655A1 (ru) | Устройство дл приема двоичных сигналов | |
RU1783614C (ru) | Преобразователь кода | |
SU541175A1 (ru) | Устройство дл контрол двоичных кодов по модулю три | |
SU540413A1 (ru) | Устройство временной коммутации асинхронных импульсных сигналов | |
SU467466A1 (ru) | Шифратор команд | |
SU467455A1 (ru) | Устройство дл формировани пачек импульсов | |
SU606210A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU428385A1 (ru) | ||
SU560222A1 (ru) | Устройство дл преобразовани двоичного кода в код гре и обратно | |
SU398945A1 (ru) | Дешифратор пороговых кодов | |
SU378833A1 (ru) | Устройство для ввода информации | |
SU496674A2 (ru) | Многоканальный преобразователь частоты в код | |
SU476699A1 (ru) | Селектор импульсов дл асинхронной системы св зи | |
SU1034184A1 (ru) | Устройство выбора каналов | |
RU1802409C (ru) | Реверсивное счетное устройство | |
SU557360A1 (ru) | Устройство дл преобразовани двоичного кода | |
SU439922A1 (ru) | Логическа схема | |
SU1220120A1 (ru) | Устройство дл генерации одиночных импульсов | |
SU437203A1 (ru) | Формирователь импульсов | |
SU1104464A1 (ru) | Устройство управлени | |
SU669354A1 (ru) | Сумматор по модулю три | |
SU444317A1 (ru) | Селектор минимальной длительности | |
SU450162A1 (ru) | Перестраиваемый фазо-импульсный многоустойчивый элемент | |
SU766032A1 (ru) | Устройство дл передачи и приема дискретных сигналов |