SU502516A1 - Устройство дл выделени рекуррентного синхросигнала с обнаружением ошибок - Google Patents
Устройство дл выделени рекуррентного синхросигнала с обнаружением ошибокInfo
- Publication number
- SU502516A1 SU502516A1 SU1901403A SU1901403A SU502516A1 SU 502516 A1 SU502516 A1 SU 502516A1 SU 1901403 A SU1901403 A SU 1901403A SU 1901403 A SU1901403 A SU 1901403A SU 502516 A1 SU502516 A1 SU 502516A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- isolating
- clock signal
- error detection
- input
- recurrent
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
1
Изобретение относитс к технике св зи, может использоватьс дл помехоустойчивой синхронизации аппаратуры передачи двоичной информации, работающей по каналам св зи с селективными замирани ми.
Известно устройство дл выделени рекуррентного синхросигнала с обнаружением ошибок , содержащее переключатель режимов работы , подключенный через узел проверки на рекуррентность и селектор к одному входу схемы «И, к другому входу которой подключен вход переключател режимов работы через схему сравнени , соединенную со вторым выходом узла проверки на рекуррентность, и счетчик совпадений с дешифраторами.
Цель изобретени - снижение веро тности ложного фазового пуска в каналах св зи с селективными замирани ми.
В предлагаемом устройстве вход переключател режимов работы через блок обработки сигналов с нулевой зоной соединен с одними входами схем «И блока обнаружени селективных замираний и блока определени нормального состо ни канала, выходы схем «И через свои счетчики подключены к соответствующим раздельным входам триггера смены состо ний канала, выходы которого подключены к другим входам соответствующих схем «И и к соответствующим дешифраторам счетчика совпадений.
На чертеже изображена блок-схема устройства .
Переключатель режимов работы 1 подключен через узел проверки на рекуррентность 2
и селектор 3 к одному входу схемы «И 4, к другому входу которой вход переключател подключен через схему сравнени 5, соединенную со вторым выходом узла проверки на рекуррентность 2, и счетчик совпадений 6 с регистром сдвига 7, сумматором 8 и дешифраторами 9 и 10. Вход переключател 1 через блок обработки сигналов с нулевой зоной 11 соединен соответственно с первыми входами схем «И 12 и 13 блока обнаружени селектиВНых замираний 14 и блока определени нормального состо ни канала 15, причем выходы упом нутых схем «И 12 и 13 через свои счетчики 16 и 17 подключены к соответствующим раздельным входам триггера 18 смены
состо ний канала, выходы которого подключены к другим входам схем «И 12 и 13 и к дешифраторам 9 и 10 счетчика совпадений 6. Устройство работает следующим образом. Принимаема последовательность двоичных
знаков через переключатель режимов работы 1 поступает в узел проверки на рекуррентность 2 и далее на схему сравнени 5. При несовпадении сравниваемых знаков сигнал поступает на вход сброса счетчика совпадений
6, выполн емого, например, на регистре сдви
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1901403A SU502516A1 (ru) | 1973-04-02 | 1973-04-02 | Устройство дл выделени рекуррентного синхросигнала с обнаружением ошибок |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1901403A SU502516A1 (ru) | 1973-04-02 | 1973-04-02 | Устройство дл выделени рекуррентного синхросигнала с обнаружением ошибок |
Publications (1)
Publication Number | Publication Date |
---|---|
SU502516A1 true SU502516A1 (ru) | 1976-02-05 |
Family
ID=20547731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1901403A SU502516A1 (ru) | 1973-04-02 | 1973-04-02 | Устройство дл выделени рекуррентного синхросигнала с обнаружением ошибок |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU502516A1 (ru) |
-
1973
- 1973-04-02 SU SU1901403A patent/SU502516A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1275446A (en) | Data transmission apparatus | |
SU502516A1 (ru) | Устройство дл выделени рекуррентного синхросигнала с обнаружением ошибок | |
US2956180A (en) | Pulse shift monitoring circuit | |
SU427458A1 (ru) | Регенератор двоичных символов | |
FR2297528A1 (fr) | Recepteur a detection majoritaire de messages repetitifs | |
SU660276A2 (ru) | Устройство дл автоматического измерени характеристик дискретного канала | |
SU1102050A2 (ru) | Устройство выделени рекуррентного синхросигнала с обнаружением ошибок | |
SU1117848A1 (ru) | Дешифратор двоичного циклического кода | |
SU1141583A1 (ru) | Стартстопное приемное устройство | |
SU425357A1 (ru) | Устройство для исследования надежности логических элементов | |
SU758552A1 (ru) | Устройство выделени рекурентного сигнала с обнаружением ошибок | |
SU557503A1 (ru) | Устройство дл контрол дискретных каналов св зи | |
SU884150A1 (ru) | Разр д реверсивного счетчика импульсов | |
SU374594A1 (ru) | ВСЕСОЮЗНАЯ 1"ЛШТНО.Ш(кгт-ЯА / | |
SU731592A1 (ru) | Распределитель импульсов | |
SU491220A1 (ru) | Устройство дл выделени рекуррентного синхросигнала | |
SU364089A1 (ru) | РСНСОЮЗНДЯ ч ; ~~ :;-;:•-; '-• ч/гг^-'^^тм/^с. .; : L:;;-у'^;--^л;^:'^ "C^.h^^hi | |
SU560360A1 (ru) | Устройство дл демодул ции частотноманипулированных сигналов | |
SU907817A1 (ru) | Устройство оценки сигнала | |
SU590860A1 (ru) | Устройство синхронизации псевдошумовых сигналов | |
SU502514A1 (ru) | Устройство синхронизации псевдошумовых сигналов | |
SU1051541A1 (ru) | Устройство дл обнаружени и локализации ошибок при передаче информации | |
SU444190A1 (ru) | Устройство дл вычислени функций упор доченного выбора | |
SU613510A1 (ru) | Устройство дл определени цикла повторени дискретной информации | |
SU661758A1 (ru) | Импульсный преобразователь |