[go: up one dir, main page]

SU480081A1 - Цифровой веро тностный фильтр - Google Patents

Цифровой веро тностный фильтр

Info

Publication number
SU480081A1
SU480081A1 SU1913932A SU1913932A SU480081A1 SU 480081 A1 SU480081 A1 SU 480081A1 SU 1913932 A SU1913932 A SU 1913932A SU 1913932 A SU1913932 A SU 1913932A SU 480081 A1 SU480081 A1 SU 480081A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
adder
register
probabilistic
filter
Prior art date
Application number
SU1913932A
Other languages
English (en)
Inventor
Виталий Саввич Гладкий
Original Assignee
Морской Гидрофизический Институт Ан Украинской Сср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Морской Гидрофизический Институт Ан Украинской Сср filed Critical Морской Гидрофизический Институт Ан Украинской Сср
Priority to SU1913932A priority Critical patent/SU480081A1/ru
Application granted granted Critical
Publication of SU480081A1 publication Critical patent/SU480081A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Description

зультат а-налогично перемножаетс  в веро тностном матричном умножителе 13 С коэффициентом 71 - результат заноситс  щ сумматор 16. В это врем  РЗ перемножаетс  со вторым числом из многоразр дного сдвигового регистра 14. После т указанных циклов из сумматора 16 считываетс  первое число выходного р да X(t) и одновременно заноситс  дл  обработки второе число р да X(t).
При использовании в фильтре элементов с верхней частотой переключени  fmaxc l мгц пропускна  способность frns.c/mN устройства равна IjmN.
Предмет изобретени 
Цифровой веро тностный фильтр, содержапдий блок управлени , два веро тностных матричных умножител , выход первого из которых соединен со входом вычитани  первого сумматора, вход второго - со входом сложени  второго сумматора, а к первому входу каждого веро тностного л ат ричного умножител  подключены .последовательно соединенные блоки веро тностного округлени , разр дных двухвходовых элементов «И, регистр,
посто нное запоминаюш,ее устройство, а ко второму входу каждого веро тностного матричного умножител  подключены последовательно соединенные блоки веро тностного округлепи , разр дных элементов «И, регистр, отличающийс  тем, что, с целью экономии оборудовани , вход сложени  первого сумматора через дополнительно введенные соединенные последовательно первый блок
двухвходовы.х элементов «И, регистр и второй блок двухвходовых элементов «И подключен «о входу фильтра, выход первого сумматора через введенные иретий и четвертый блоки двухвходовых элементов «И соединен,
соответственно, с регистром второго и через введенные многоразр дный регистр сдвига с регистром первого веро тностных умножителей , причем выход второго сумматора через дополнительно введенный п тый блок двухвходовых элементов «И соединен с выходом фильтра, а вторые входы блоков двухвходовых элементов «И, цепи сдвига многоразр дного регистра сдвига и сброса первого сумматора, входы посто нных запоминающих
устройств подключены к блоку управлени .
Г- Г -в «-« I  
§.-|
Lr-J
33 I g iy
33 36 I tf/L. X(i)
SU1913932A 1973-05-03 1973-05-03 Цифровой веро тностный фильтр SU480081A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1913932A SU480081A1 (ru) 1973-05-03 1973-05-03 Цифровой веро тностный фильтр

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1913932A SU480081A1 (ru) 1973-05-03 1973-05-03 Цифровой веро тностный фильтр

Publications (1)

Publication Number Publication Date
SU480081A1 true SU480081A1 (ru) 1975-08-05

Family

ID=20551364

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1913932A SU480081A1 (ru) 1973-05-03 1973-05-03 Цифровой веро тностный фильтр

Country Status (1)

Country Link
SU (1) SU480081A1 (ru)

Similar Documents

Publication Publication Date Title
US3521042A (en) Simplified digital filter
KR910021013A (ko) 디지탈 필터회로
SU480081A1 (ru) Цифровой веро тностный фильтр
US4192008A (en) Wave digital filter with multiplexed arithmetic hardware
US4285047A (en) Digital adder circuit with a plurality of 1-bit adders and improved carry means
Strandberg et al. Efficient realizations of squaring circuit and reciprocal used in adaptive sample rate notch filters
RU2097828C1 (ru) Программируемый цифровой фильтр
RU2057364C1 (ru) Программируемый цифровой фильтр
JPS57208722A (en) Digital filter
SU841049A1 (ru) Ячейка пам ти дл регистра сдвига
JP2884571B2 (ja) ディジタル信号処理回路
SU1146798A1 (ru) Цифровой фильтр
JPH0136727B2 (ru)
JPH0120805B2 (ru)
SU813416A2 (ru) Параллельный накапливающий сумматор
SU830635A1 (ru) Цифровой фильтр
SU1698953A2 (ru) Нерекурсивный цифровой фильтр-дециматор
SU800988A1 (ru) Генератор случайного процесса
JPH036691B2 (ru)
SU1728858A1 (ru) Устройство дл умножени элементов конечного пол GF(2 @ ) при м @ 3
JPH0113244B2 (ru)
SU634286A1 (ru) Аналого-цифровой фильтр
SU1010725A1 (ru) Цифровой фильтр
SU1087988A1 (ru) Накапливающий сумматор
SU748880A1 (ru) Делитель частоты следовани импульсов с переменным коэффициентом делени