[go: up one dir, main page]

SU476668A1 - Multistable trigger - Google Patents

Multistable trigger

Info

Publication number
SU476668A1
SU476668A1 SU1717521A SU1717521A SU476668A1 SU 476668 A1 SU476668 A1 SU 476668A1 SU 1717521 A SU1717521 A SU 1717521A SU 1717521 A SU1717521 A SU 1717521A SU 476668 A1 SU476668 A1 SU 476668A1
Authority
SU
USSR - Soviet Union
Prior art keywords
elements
trigger
input
schemes
inputs
Prior art date
Application number
SU1717521A
Other languages
Russian (ru)
Inventor
Борис Мансурович Мансуров
Владимир Иванович Горячев
Юрий Федорович Алексеев
Original Assignee
Предприятие П/Я Х-5885
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Х-5885 filed Critical Предприятие П/Я Х-5885
Priority to SU1717521A priority Critical patent/SU476668A1/en
Application granted granted Critical
Publication of SU476668A1 publication Critical patent/SU476668A1/en

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

1one

Изобретение относитс  к импульсной технике .The invention relates to a pulse technique.

Известен многостабильный триггер, содержащий потенциальные логические элементы.Known multistable trigger containing potential logical elements.

Цель изобретени  - упрощение схемы - достигаетс  тем, что в предлагаемом триггере установлены потенциальные логические элементы типа ЗИ-2 «ИЛИ-НЕ : выход каждого элемента подключен к первому входу левой и правой схем «И соседних элементов, вторые и третьи входы схем «И этих элементов объединены и подключены соответственно к четным и нечетным входным клеммам; а каждый нечетный вход п-ного элемента соединен с четным входом (/г+2)-го элемента и с клеммой установочного входа устройства.The purpose of the invention is to simplify the circuit - it is achieved by the fact that in the proposed trigger potential logic elements of the type ZI-2 are installed OR-NOT: the output of each element is connected to the first input of the left and right schemes "And neighboring elements, the second and third inputs of the schemes" elements are combined and connected respectively to the even and odd input terminals; and each odd input of the n-th element is connected to the even input (/ g + 2) of the th element and to the terminal of the installation input of the device.

На чертеже представлена схема триггера.The drawing shows the trigger scheme.

Выход каждого элемента «И-ИЛИ-НЕ 1-5 подключен к первому входу левой и правой схем «И соседних элементов; объединенные вторые и третьи входы схем «И этих элементов образуют четные и нечетные входы. Каждый нечетный вход /г-ного элемента соединен с четным входом (п-}-2) -го элемента, образу  установочные входы триггера.The output of each element "AND-OR-NOT 1-5 is connected to the first input of the left and right circuits" AND adjacent elements; the combined second and third inputs of the circuits “And these elements form even and odd inputs. Each odd input / g-element is connected to an even input (n -} - 2) -th element, forming the installation inputs of the trigger.

Триггер работает следующим образом.The trigger works as follows.

В ис.ходном состо нии на входах Уст. 1 - Уст. 5 - высокие уровни напр жени , т. е. установочные сигналы отсутствуют, н триггер находитс  в одном из п ти состо ний.In the initial state at the inputs of Set. 1 - Const. 5 - high voltage levels, i.e., no setting signals, n the trigger is in one of the five states.

Допустим, что триггер находитс  в первом состо нии (код схемы 0100, т. е. Assume that the trigger is in the first state (circuit code 0100, i.e.

).).

Установим триггер, например, во второе состо нне , дл  чего на вход Уст. 2 необходимоSet the trigger, for example, in the second state, for which the input of Set. 2 needed

подать сигнал с уровнем «О. В этом случаеgive a signal with the level of "O. In this case

обе схемы «И элементов 2 и 4 закрыты, т. е.both schemes “And elements 2 and 4 are closed, i.e.

на их выходах формируютс  высокие уровни.high levels are formed at their outputs.

Последние, поступа  на схемы «И соседних элементов, формируют на их выходах уровниThe latter, entering the schemes “And neighboring elements, form levels at their outputs

«О, поскольку открыты схемы «И элементов"Oh, since the schemes" and the elements

3 и 5 и правые схемы «И элеменТов 1 и 3.3 and 5 and the right diagrams of "And the elements 1 and 3.

Уровни «О с выходов указанных элементов,Levels "About from the outputs of these elements,

ноступа  на обе схемы «И элементов 2 и 4, удерживают на их выходах высокие уровниaccess to both schemes “And elements 2 and 4, keep high levels at their outputs

после окончанн  установочного снгнала, т. е.after finished installation, i.e.

в триггере фикснрхетс  код 01010. Остальные состо ни  схемы следующие;in the trigger is fixed code 01010. The remaining states of the circuit are as follows;

01001 (второе) 10010 (четвертое), 00101 (п тое ).01001 (second) 10010 (fourth), 00101 (fifth).

Предмет изобретени Subject invention

Многостабнльный триггер, содержащий потенциальные логические элементы, отличающийс  тем, что, с целью его упрощени , Р нем установлены потенциальные логические элементы тила ЗИ-2 «ИЛИ-НЕ, причем выход каждого э.чемента подключен к первому входу левой н правой схем «И соседних элемептов , вторые п т)егы1 входы схем «И этих элементов объединены и подключены соответственно к четным II нечетным входным клеммам , а каждый нечетный вход л-пого элемента соедннен с четным входом ( -4-2)-го элемента и с клеммой установочного входа устройства.A multistable trigger containing potential logic elements, characterized in that, in order to simplify it, potential ZI-2 TI-2 logic elements are installed OR OR NOT, and the output of each element is connected to the first input of the left and right "And neighboring elemeptov, the second n m) Eggy1 inputs of the circuits “And these elements are combined and connected respectively to even II odd input terminals, and each odd input of the nth element is connected to the even input of the (-4-2) -th element and to the installation input terminal devices.

SU1717521A 1971-11-23 1971-11-23 Multistable trigger SU476668A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1717521A SU476668A1 (en) 1971-11-23 1971-11-23 Multistable trigger

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1717521A SU476668A1 (en) 1971-11-23 1971-11-23 Multistable trigger

Publications (1)

Publication Number Publication Date
SU476668A1 true SU476668A1 (en) 1975-07-05

Family

ID=20493953

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1717521A SU476668A1 (en) 1971-11-23 1971-11-23 Multistable trigger

Country Status (1)

Country Link
SU (1) SU476668A1 (en)

Similar Documents

Publication Publication Date Title
SU476668A1 (en) Multistable trigger
SU451184A2 (en) Short pulse shaper
SU480196A1 (en) Multi-Stage Scaler
SU484517A1 (en) Number Comparison Device
SU515161A1 (en) Multistable trigger
SU1152039A2 (en) Shaft register
US3706043A (en) Synchronous parallel counter with common steering of clock pulses to binary stages
SU476686A1 (en) Trigger Failure Device
SU864589A1 (en) Pulse distributor
SU577646A1 (en) Flip-flop device
SU744526A1 (en) Equilibrium code shaper
SU544119A1 (en) Pulse delay device
SU1476461A1 (en) Modifier of n-bit binary number
SU554559A1 (en) Memory cell
SU951402A1 (en) Data shift device
SU671034A1 (en) Pulse frequency divider by seven
SU472461A1 (en) High-speed reversible counter on the elements and-not
SU849498A1 (en) Binary-decimal counter in 8-4-2-1 code
SU472472A1 (en) Signal distributor
SU491131A1 (en) Trigger register using mismatch signals
SU416882A1 (en)
SU394922A1 (en) N-STABLE ASYNCHRONOUS TRIGGER
SU467455A1 (en) Pulse Forming Device
SU434583A1 (en) RECTANGULAR FORMULATOR PULSE
SU1767701A1 (en) Decoder