[go: up one dir, main page]

SU468236A1 - Устройство дл преобразовани кодов - Google Patents

Устройство дл преобразовани кодов

Info

Publication number
SU468236A1
SU468236A1 SU1946483A SU1946483A SU468236A1 SU 468236 A1 SU468236 A1 SU 468236A1 SU 1946483 A SU1946483 A SU 1946483A SU 1946483 A SU1946483 A SU 1946483A SU 468236 A1 SU468236 A1 SU 468236A1
Authority
SU
USSR - Soviet Union
Prior art keywords
counter
binary
circuit
output
decimal
Prior art date
Application number
SU1946483A
Other languages
English (en)
Inventor
Владимир Михайлович Гусятин
Николай Васильевич Алипов
Анатолий Птрович Руденко
Original Assignee
Харьковский Институт Радиоэлектроники
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковский Институт Радиоэлектроники filed Critical Харьковский Институт Радиоэлектроники
Priority to SU1946483A priority Critical patent/SU468236A1/ru
Application granted granted Critical
Publication of SU468236A1 publication Critical patent/SU468236A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ КОДОВ
1
Изобретение относитс  к области автоматики и вычислительной техники и предназначено шш преобразовани  цифровых кодов из одной системы счислени  в другуюИзвестно устройство дл  преобразовани  двоичного кода в двоично-дес тичный, состо щее из двух счетчиков импульсов и генератора импульсов.
Однако такое устройство имеет большое врем  преобразовани  кода, равное | t4T
( N - преобразуемое число, Т - период следовани  импульсов).
Цель изобретени  - уменьшить врем  преобразовани  двоичного кода числа в двоично-дес тичный код, т. е. повысить быстродействие устройства.
Это достигаетс  тем, что устройство со,держит дополнительные схемы И и ИЛИ, входь дополнительной схемы И соединены с выходами генератора импульсов и первой схемы И, выход которой соединен со входом второй схемы И, выход допопнительпой схеЧ1Ы И соединен со входом двоичного счетчика CTapuiHx разр дов и дополнительной схев .
мы или, с другим входом которЪй соединён | .выход двоично-дес тичного счетчика младших разр дов, выход дополнительной схемы ИЛИ .соединен со входом двоично-дес тичного
5 .счетчика старших разр дов.,
На чертеже изображена схема предлагаемого устройства.
Устройство содержит двоично-дес тичные счетчики младших разр дов 1 и стар0 ших разр дов 2, двоичные счетчики младцшх :разр дов 3 -и старших разр дов 4, генератор им1тульсов 5, схемы И 6-9, ИЛИ 10, инвертор 11 и шину FlycKf 12. : Двоичный и двоично-дес тичный счетчики разделены на части так, чтобы емкость NO ДВОИЧН01Х) счетчика младших разр дов 3 незнаштельно отличалась от емкости М)
двоично-дес тичного счетчика младших р зр дов 1 (под емкостью счетчика подразумеваетс  максимальное число, которое может быть записано в счетчике). Емкости двоичногО и даоично-дес тичного счетчиков старших разр дов 4 и 2 обозначим через
NI и М соответственно. 1 Устройство работает следующим обраВ исходном состо нии в счетчиках 3 и 4 записаны числа HQ и tl-j соответстве но соответствующие преобразуемому двоичному коду, а счетчики 1 и 2 установлены в нулевое состо ние. При этом на выходе схемы И 7 по вл етс  запрещающий потенциал, если в счетчике 3 записано ка кое-либо число, отличное .от нул . По ко- манде Пуск импульсы с выхода 5 поступают через схему И 6 на учетный вход вычитани  счетчика 3 и на счетный вход сложени  счетчика 1 и произ вод т вычитание единиц из счетчика 3 и прибавление единиц в счетчике 1 (по един це на каждый импульс) до тех пор, пока в счетчике 3 не установ тс  нули. Таким об разом, число n.Q перенесено ев счетчик 1 Если емкость счетчика 1), то возникает единица переноса, котора  поступает на счетный вход счетчика 2ста ших разр дов через схему ИЛИ 1О,.: а в счетчике 1 остаетс  число Шд Tl,.-11 Q . Если IQ MO счетчике 1 остаетс  число tnQ ПоНа выходе схемы И 7 по вл етс  разрешающий потенциал, а на выходе инвертора 11 - запрещающий. Импульс с выхода генератора 5 проходит через схему И 8 и производит вычитание единицы из счетчика 4 старщих разр дов, прибавление единицы в счетчике 2 старших разр дов и установку числа в счетчике 3, На выходе схемы И 7 снова по вл етс  запрещающий потенциал, а на выходе инвертора 11 разрешающий потенциал. Следующа  сери  импульсов производит вычитание числа NQ-MQ из счетчика 3 и прибавление числа N Q- в счетчик 1, Если возникает при этом переполнение счетчика 1, то единица переноса поступает на счетный вход счетчика 2 через схему ИЛИ 11. Дальнейша  работа устройства происходит аналог-ично: каждый импульс, поступающий на входы счетчиков 4 и 2, одновременно устанавливает число NQ-HQ в счетчике 3, после чего очередна  сери  импульсов производит вычитание числа счетчика 3 и прибавление это;го числа в счетчике 1, После вычитани  последней единицы из счетчика 4 и последиего числа из счетчика 3 на вьисоде схемь И 9 по вл етс  разрешающий потенциал, который устанав швает работу генератс а импульсов 5, На этом преобразование кода заканчиваетс . Общее число импульсов, которое необходимо подать от генератора 5 на счетчики, будет равно Hp no n No-Mol Например, дл  пересчета двадцатираз- р дного двоичного кода в двоично-дес тичный , двоичный и двоично-дес тичный счетчики можно разделить на две части так, чтобь в млада1их разр дах двоичного счетчика было 10 двоичных разр дов, а 1ВкЙ113Д:щих разр дах двоично-дес тичного - 3 декады . Тогда MQ 10, и в слуI чае преобразовани  максимального числа из двоичного кода в двоично-дес тичный необходимо врем 1:„м г По- -1г|(Мо-Мо)1Т iT. е. Сгшг 11023+1023(1О24-10ОО ЮООО TJ 261O T... В случае преобразовани  этого числа на известном устройстве, необходимо врем  ГЪ|)4 1023-1023 10® Т. Очевидно, что чем больше величина преобразуемого числа N (при N 1О23), тем больший выигрыш во времени дает предложенное устройст1ао. Предмет изобретени  Устройство дл  преобразовани  кодов, содержащее двоичные счетчики младших и старших разр дов, выходы которых соешгнены со входами первой и второй схем И соответственно, выход первой схемы И соединен через инвертор со входом третьей схемы И, с другим входом которой соединен выход генератора импульсов, выход второй схемы И соединен с управл ющим входом генератора импульсов, выход треть-ей схемы И соединен со входами двоичного и двоично-дес тичного счетчиков младших разр дов, двоично-дес тичный счетчик старших разр дов,о тличающеес   тем, что, с целью повышени  быстродействи , устройстве) содержит дополнительные схемы И и ИЛИ, входы дополнительной схемы И соединены с выходами генератора импульсов и первой схемы И, выход которой соединен со входом второй схемы И, выход дополнительной схемы И соединен со входом двоично1х счетчика
старших разр дов, с установочным входом двоипшго счетчика младших разр дов, п дополнительной схемы ИЛИ, с другим входом которой соединен выход двоично-
дес тичного счетчика младших разр дов, выход дополнительной схемы ИЛИ соединен со входом двоично-дес тичного счетчика старших разр дов.
V. /г
jeT 12
SU1946483A 1973-07-17 1973-07-17 Устройство дл преобразовани кодов SU468236A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1946483A SU468236A1 (ru) 1973-07-17 1973-07-17 Устройство дл преобразовани кодов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1946483A SU468236A1 (ru) 1973-07-17 1973-07-17 Устройство дл преобразовани кодов

Publications (1)

Publication Number Publication Date
SU468236A1 true SU468236A1 (ru) 1975-04-25

Family

ID=20560714

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1946483A SU468236A1 (ru) 1973-07-17 1973-07-17 Устройство дл преобразовани кодов

Country Status (1)

Country Link
SU (1) SU468236A1 (ru)

Similar Documents

Publication Publication Date Title
US3524976A (en) Binary coded decimal to binary conversion
US3573448A (en) Hybrid multiplier
SU662932A1 (ru) Преобразователь р-кода фибоначчи в двоичный код
SU468236A1 (ru) Устройство дл преобразовани кодов
GB1272860A (en) Improvements relating to pulse counters
GB867191A (en) Improvements in apparatus for converting data in a first number system to one in a different number system, and more particularly for binary to decimal conversion, and vice versa
US3310800A (en) System for converting a decimal fraction of a degree to minutes
SU1125621A1 (ru) Преобразователь числа из двоичной системы счислени в систему остаточных классов
SU894699A1 (ru) Преобразователь двоичного кода в двоично-дес тичный
US3835452A (en) Coding system for stochastic representation
SU902264A1 (ru) Реверсивный счетчик
SU633013A1 (ru) Устройство преобразовани двоичного кода в дес тичный
US3474441A (en) High speed binary-to-decimal conversion system
SU809154A1 (ru) Преобразователь полиадического кодаВ КОд СиСТЕМы ОСТАТОчНыХ КлАССОВ
SU1322482A1 (ru) Преобразователь двоичного кода в двоично-дес тичный
SU432487A1 (ru) Преобразователь двоично-десятичного кода в унитарный код
Schorum et al. High speed binary to decimal conversion system Patent
SU951699A1 (ru) Пр моугольный дешифратор
SU488207A1 (ru) Устройство дл делени в числоимпульсном коде
SU486314A1 (ru) Преобразователь двоичного кода в двоично-дес тичный
SU801259A1 (ru) -Разр дный двоичный счетчик
SU549802A1 (ru) Преобразователь параллельного двоичного кода в число-импульсный код
SU491129A1 (ru) Устройство дл возведени двоичных чисел в третью степень
SU407312A1 (ru) Приоритетное устройство для выполняемых
US3649823A (en) Digital translator