SU465715A1 - Аналого-цифровой фильтр - Google Patents

Description

1

Изобретение относитс  к области вычислительной техники и может использоватьс  при селективной обработке данных, представленных как в цифровой, так и в аналоговой форме , а также при статистической обработке данных, в измерительных системах дл  изменени  или компенсации частотных свойств системы .

Известно устройство, состо щее из блоков пам ти, содержащих схемы выборки, преобразователей «аналог-код и «код-аналог, блоков веро тностного округлени , блоков матричного умножени , сумматоров, блока динамической пам ти и блока управлени .

В основу работы известного устройства положены аналоговые способы выполнени  арифметических операций, в результате чего резко сужаетс  частотный диапазон обрабатываемых сигналов.

Цель изобретени  - увеличение быстродействи  и диапазона частот входного сигнала.

Это достигаетс  тем, что в предлагаемом аналого-цифровом фильтре сигнал поступает через преобразователь «аналог-код или непосредственно на один из входов первого сумматора , другой вход которого подключен к выходу первого блока матричного умножени , одним из входов через первый блок веро тностного округлени  соединенного с блоком пам ти, другим через второй блок веро тиостного округлени  - с выходом блока динамической пам ти, а непосредственно - с одним из входов второго блока матричного умножени , другие входы которого через третий блок веро тностного округлени  соединены с выходом блока пам ти и непосредственно с выходом первого сумматора, который подключен к входу блока динамической пам ти, при этом выход второго блока матричного умножени  соединен с преобразователем «код- аналог через второй сумматор.

На чертеже представлена функциональна  схема предлагаемого аналого-цифрового фильтра.

Схема содержит блоки пам ти 1 и 2 со схемой выборки дл  хранени  и выдачи значений коэффициентов фильтра о,; и Ь,-; преобразователь «аналог-код 3; блоки 4, 5 и 6 веро тностного округлени  -разр дных чисел до /-разр дных; блок управлени  7, который представл ет собой генератор тактовых импульсов и распределитель импульсов на /п-|-2 выходов (т - параметр фильтра); блоки 8 и 9 матричного умножени  двух /-разр дных (матричный дещифратор-щифратор двух /-разр дных чисел в одно 2/-разр дное); сумматоры 10 и 11 параллельного типа на га-разр дов (п 21 S; счет результата осуществл етс  со старщих k разр дов); блок 12 динамической пам ти (k сдвиговых регистров.

каждый на т разр дов); преобразователь «код-аналог 13.

Аналого-цифровой фильтр работает следующим образом.

На вход X(t), если сигнал аналоговый, или Х(п), если сигнал цифровой, подаетс  очередное значение входного сигнала. При этом он суммируетс  в сумматоре 10 параллельного типа с ранее имевшимс  в нем числом. Результат поступает в первые  чейки блока 12 динамической пам ти и одновременно в блок 9 матричного умножени , где умножаетс  с нулевым коэффициентом, вз тым из блока пам ти 2 и округленным в блоке 6 веро тностного округлени . Затем начинаетс  циклическое продвижение информации в блоке 12 динамической пам ти, при котором на умножение в блоки 8 и 9 матричного умножени  (после округлени ) последовательно поступают все числа, хран щиес  в блоке 12 динамической пам ти. Последнее число переходит в /п-ю  чейку, а перва   чейка остаетс  незаполненной . Указанные числа умножаютс  одновременно на коэффициенты Ь,- (результат заноситс  в сумматор 10) и на коэффициенты иг (результат заноситс  в сумматор 11). После окончани  процедуры умножени  и суммировани  из сумматора И считываетс  очередное выходное значение уже отфильтрованного сигнала либо в цифровой форме У(п), либо в аналоговой (t).

Если вз ть коэффициенты Ь, равными нулю, то устройство выполн ет функции нерекурсивного фильтра. При использовании элементов

с верхней частотой переключени , равной f, скорость подачи сигналов F на вход устройства равна « f/m.

Предмет изобретени 

Аналого-цифровой фильтр, состо щий из блоков пам ти, содержащих схемы выборки,

преобразователей «аналог-код и «код-аналог , блоков веро тностного округлени , блоков матричного умножени , сумматоров, блока динамической пам ти и блока управлени , отличающийс  тем, что, с целью увеличени  быстродействи  и диапазона частот входного сигнала, сигнал поступает через преобразователь «аналог-код или непосредственно на один из входов первого сумматора, другой вход которого подключен к выходу

первого блока матричного умножени , одним из входов через первый блок веро тностного округлени  соединенного с блоком пам ти, другим через второй блок веро тностного округлени  - с выходом блока динамической

пам ти, а непосредственно - с одним из входов второго блока матричного умножени , другие входы которого через третий блок веро тностного округлени  соединены с выходом блока пам ти и непосредственно с выходом

первого сумматора, который подключен к входу блока динамической пам ти, при этом выход второго блока матричного умножени  соединен с преобразователем «код-аналог через второй сумматор.