SU439922A1 - Logic circuit - Google Patents
Logic circuitInfo
- Publication number
- SU439922A1 SU439922A1 SU1880580A SU1880580A SU439922A1 SU 439922 A1 SU439922 A1 SU 439922A1 SU 1880580 A SU1880580 A SU 1880580A SU 1880580 A SU1880580 A SU 1880580A SU 439922 A1 SU439922 A1 SU 439922A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- winding
- control
- logic circuit
- transfluxors
- input
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Description
Р1зобретение относитс к области вычислительной техники и может быть использовано в цифровых вычислительных устройствах, работающих в недвоичной системе счислени при фазоимпульсном представлении информации. The invention relates to the field of computing technology and can be used in digital computing devices operating in a non-binary number system in the phase-impulse presentation of information.
Известна логическа схема дл реализации операции Вебба в К-значной логике макс(А ,У)-|-l mod/C, котора составл ет функциональную полную систему.A known logic for implementing Webb operation in K-valued logic max (A, Y) - | l mod / C, which constitutes a functional complete system.
Логический элемент представл ет собой последовательное соединение двух элементов , реализующих соответственно операции MaKc(;s:, У) и (X+{)modK.A logical element is a sequential connection of two elements that implement, respectively, the operations MaKc (; s :, Y) and (X + {) modK.
Однако така схема характеризуетс сравнительно большой сложностью, так как дл реализации операции макс(Х, У) используетс фазоимпульсный многоустойчивый элемент с ем1костным накопителем.However, such a scheme is characterized by a relatively large complexity, since a phase-pulse multistable element with a capacitive storage device is used to implement the max (X, Y) operation.
С целью упрощени схемы логического элемента в качестве магнитных элементов использова1ны трехотверстные трансфлюксоры, каждый из которых имеет две обмотки управлени , обмотку возврата, входную и выходную обмотки, пр.ичем входна шина одной переменной через одну линию задержки соединена с первой управл ющей обмоткой одного из трансфлюксоров и второй управл ющей обмоткой второго трансфлЮКсора, а входна шина другой переменной через другую линию задерЖ1КИ подключена к первой управл ющей обмотке второго трансфлюксара и второй управл ющей обмотке первого трансфлюксора, кроме того, входные обмотки трансфлюксоров подключены к генератор} тактовых импульсов , а выходные обмотки через схему «ИЛИ подсоединены к выходной (клемме, соединенной также с одним из выводов обмоток возврата трансфлюксоров.In order to simplify the logic element circuit, three-hole transfluxors are used as magnetic elements, each of which has two control windings, a return winding, an input and an output winding, and the input bus of one variable is connected to the first control winding of one of the transfluxors through a single variable and the second control winding of the second transfluxor, and the input bus of another variable is connected to the first control winding of the second transfluxar and the second control through another delayed circuit. winding the first guide transfluxors furthermore transfluxors input winding connected to the clock pulse generator} and output windings through the circuit "OR connected to the output (terminal connected also to one of the terminals transfluxors return windings.
На чертеже дана предлагаема логическа схема.The drawing shows the proposed logical scheme.
Предлагаема логическа схема состоит из двух трехотверстных трансфлюксоров L каждый из которых имеет две обмотки управлени 2 и 3, обмотку возврата 4, входную обмотку 5 и выходную обмотку 5.The proposed logic scheme consists of two three-hole transfluxors L each of which has two control windings 2 and 3, a return winding 4, an input winding 5 and an output winding 5.
Кроме того, элемент содержит схему «ИЛИ 7, линии задержки 8 и 9, генератор Ш тактовых импульсов, который вл етс составной частью любой цифровой системы с фазоимпулБСным 1предста1влбЕием информации. Вход X логического элемента через линию задержки 8 соединен с первой управл ющей обмоткой 2 первого трансфлюксора / и со второй управл ющей обмоткой 3 второго трансфлюксора 1, а его вход У через линию задержки 9 - с первой управл ющей обмоткой 2 второго трансфлюксора / и со второй управл ющей обмоткой 3 первого трансфлюмсора 1. Выходные обмотки каждого трансфлюксора через схему «ИЛИ 7 подключены к выходу логиIn addition, the element contains the OR 7 circuit, delay lines 8 and 9, and a clock pulse generator W, which is an integral part of any digital system with phase impulse information. The input X of the logic element through the delay line 8 is connected to the first control winding 2 of the first transfluxor / and the second control winding 3 of the second transfluxor 1, and its input Y through the delay line 9 to the first control winding 2 of the second transfluxor / and the second control winding 3 of the first transluxor 1. The output windings of each transfluxor through the circuit "OR 7 connected to the output of the log
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1880580A SU439922A1 (en) | 1973-02-09 | 1973-02-09 | Logic circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1880580A SU439922A1 (en) | 1973-02-09 | 1973-02-09 | Logic circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU439922A1 true SU439922A1 (en) | 1974-08-15 |
Family
ID=20541773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU1880580A SU439922A1 (en) | 1973-02-09 | 1973-02-09 | Logic circuit |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU439922A1 (en) |
-
1973
- 1973-02-09 SU SU1880580A patent/SU439922A1/en active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU439922A1 (en) | Logic circuit | |
| SE324001B (en) | ||
| SU472460A1 (en) | Ferrite Diode Binary Counter | |
| SU450368A1 (en) | - trigger | |
| SU680172A1 (en) | Pulse distributor | |
| SU765970A1 (en) | Four-cycle pulse distributor for control of stepping motor | |
| SU459857A1 (en) | Trigger = type | |
| SU1415432A1 (en) | Ternary computing device | |
| SU378830A1 (en) | DEVICE FOR SYNCHRONIZATION SIGNALS | |
| SU450162A1 (en) | Tunable phase-pulse multi-stable element | |
| SU1064468A1 (en) | Three value "and" circuit | |
| SU443387A1 (en) | Computer Firmware Device | |
| SU991593A1 (en) | Single pulse shaper | |
| SU1497743A1 (en) | Fibonacci p-code counter | |
| SU364964A1 (en) | ALL-UNION PAT? 111110-1 SHYAP? | |
| SU1674259A1 (en) | Bubble memory control current driver | |
| SU606210A1 (en) | Frequency divider with variable division coefficient | |
| SU394783A1 (en) | ADDER | |
| SU843203A1 (en) | Device for indicating pulse envelope shape | |
| SU483792A1 (en) | Pulse distributor | |
| SU879773A1 (en) | Code converter | |
| SU435524A1 (en) | POSSIBLE-PERFORMANCE DEVICE | |
| RU1817241C (en) | Pulse counter | |
| SU369708A1 (en) | LIBRARY I | |
| SU643868A1 (en) | Computer |