SU421992A1 - - Google Patents
Info
- Publication number
- SU421992A1 SU421992A1 SU1823170A SU1823170A SU421992A1 SU 421992 A1 SU421992 A1 SU 421992A1 SU 1823170 A SU1823170 A SU 1823170A SU 1823170 A SU1823170 A SU 1823170A SU 421992 A1 SU421992 A1 SU 421992A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- shift
- divider
- outputs
- inputs
- register
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
1
Известны устройства дл делени двух двоичных чисел с пропуском т нулей старших разр дов, содержащие регистры делимого и делител , накапливающий сумматор, регистр частиого, схему управлени , схемы сдвнга , сдвиговый регистр и вентили.
Предлагаемое устройство отличаетс тем, что при наличии нулей в т старших разр дах делимого и в / стараигх разр дах делител (/п ,/), введена схема определени старшего иену.1евого разр да делимого и де.чител , 2(/ входов которой соединены с q выходами разр дов регистра делимого и с q выходами регистра делител , а 2q выходов - с 2q входа ми нервой схедты комбинаииоииого сдвига, q выходов которой св заны с q входами сдвигового регистра. При этом q выходов разр дов сдвигового регистра подключены к выходным вентил м соответствующих разр дов регистра частного i к q входам второй схемы комбинациоиного сдвига, другие q входов которой соединены с q выходами разр дов регнетра делител , а q выходов второй схемы комбинационного сдвига св заиы с q входами разр дов слагаемого накапливающего сумматора , инверсный знаковый выход которого подключен к входам всех q входных вентилей регистра частного, причем входы сдвига и заиисн сдвигового регистра соединены с двум
9
соответствуюни1М1 выходами схемы упраплени .
Это позвол ет увеличить быстродействие нифрового делительпого устройства за счет мгновенного сдвига (если не учиплвать времени переходных нроиессов) делител перед началом делени с учетом т старишх нулей делимого и / старших нулей делител (т /).
Блок-схема предлагаемого устройства п|1иведена на чертеже.
Устройство содержпт регистры делимого / и делптел 2. схему о ои|1еде,1ени старпюго ненулевого разр да. схем1,1 4 5 комоинаннонного сдвига, сдвиговый регистр 6, пакапливаюи;нй сумматор 7, схему s управле1И1 н регистр 9 частного.
Устройство работает следук)Н1,нм образом.
Чнсла из регистров делимого / и делител 2 в параллельном двоичном коде поступают на комбииациоиную схему 3 оиределенн старшего ненулевого разр да делндюго и делител . Взаимное положеиие еднинц старн1их ненулевых разр дов делимого и делител иа входе схемы 4 комбинационного сдвига оиредел ет наличие единицы на одном нз выходов этой схемы, котора но команде со схемы 8 управлени иереписываетс в сдвиговый регистр 6 и но вл етс на его соответствуюн1еА1 выходе. .Это. в свою очередь, определ ет комбинационный сдвиг делител иа схеме 5 ком
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1823170A SU421992A1 (ru) | 1972-08-25 | 1972-08-25 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1823170A SU421992A1 (ru) | 1972-08-25 | 1972-08-25 |
Publications (1)
Publication Number | Publication Date |
---|---|
SU421992A1 true SU421992A1 (ru) | 1974-03-30 |
Family
ID=20525570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1823170A SU421992A1 (ru) | 1972-08-25 | 1972-08-25 |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU421992A1 (ru) |
-
1972
- 1972-08-25 SU SU1823170A patent/SU421992A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU421992A1 (ru) | ||
GB1241983A (en) | Electronic computer | |
US2970759A (en) | Absolute value reversible counter | |
GB991734A (en) | Improvements in digital calculating devices | |
SU485447A1 (ru) | Устройство дл делени чисел с восстановлением остатка | |
SU436352A1 (ru) | УСТРОЙСТВО ДЛЯ НАХОЖДЕНИЯ ОТНОШЕНИЯ ДВУХчислоимпульсных кодов | |
SU446880A1 (ru) | Устройство дл формировани адресов | |
SU1265763A1 (ru) | Устройство дл делени | |
SU815726A1 (ru) | Цифровой интегратор | |
SU1658388A1 (ru) | Устройство дл формировани остатка по произвольному модулю от числа | |
SU451079A1 (ru) | Множительное устройство последовательного действи | |
SU466507A1 (ru) | Устройство дл преобразовани правильной двоично-дес тичной дроби в двоичную дробь | |
SU412679A3 (ru) | ||
SU525088A1 (ru) | Устройство дл сложени | |
SU401994A1 (ru) | УСТРОЙСТВО дл ОПРЕДЕЛЕНИЯ МИНОРАНТ ДВОИЧНЫХ КОДОВ | |
SU556435A1 (ru) | Устройство дл делени | |
SU427331A1 (ru) | Цифровой интегратор с контролем | |
SU424147A1 (ru) | Устройство для деления двоичных чисел | |
SU1280612A1 (ru) | Устройство дл делени в избыточном коде | |
SU364032A1 (ru) | Устройство для исправления ошибок при итеративном кодировании | |
SU485502A1 (ru) | Регистр сдвига | |
SU450369A1 (ru) | Счетный модуль | |
SU589611A1 (ru) | Устройство дл делени двоичных чисел | |
SU1325467A1 (ru) | Устройство дл делени | |
SU742933A1 (ru) | Устройство дл делени п-разр дных дес тичных чисел |