SU415820A1 - - Google Patents

Description

1

Изобретение относитс  к области телеграфной си зи. Устройство может быть нспо,1ьзовано при дискретной передаче непрерьплгых сообщений по каналу с номеха.ми.

Известны устройства исправлени  ошибок при дискретной передаче непрерывных сигналов в цифровых каналах св зи.

Цель изобретени  - обнаружение и иснравление ошибок. Это достигаетс  тем, что в предлагаемом устройстве выход канала св зи подключен параллельно к входам блока мажоритарной обработки, запоминающего блока и логического блока, выход которого через второй вход и выход блока .мажоритарной обработки, второй вход и выход блока мажоритарной обработки, второй вход и выход регистра подключен к нагрузке, а запоминающий блок одним выходом подсоединен к третьему входу блока мажоритарной обработки , другим - к второму входу логического блока.

На чертеже приведена блок-схема предлагаемого устройства.

Блок 1 .:ажоритарпой обработки выходом подключен к старщим разр дам регистра 2, iiepBbi.vi входо.м - к параллельно соедниенным входам запоминающего блока 3, логического блока 4 и регистра, вторым - к выходу логического блока, третьим - к одному выходу зано.минающего блока, другой выход которого

|;од|;.:;;;)чен к второму входу логического блока . Выход регистра подсоединен к нагрузке 5. Устройство работает следуюнив образом. С выхода канала св зи поток отсчетов х,, отобража:оп1ий изменение передавае.мого непрерывгюго сигнала, в виде п-значных кодовых ко лбинац1;й (n /i2 + ni) поступает на в.ход регистра и заноминающего блока. Блок мажоритарной обработки на основе анализа

старших разр дов очередного полученного отсчета Х и ранее ползченных отсчетов A-J (, 2, ..., m- 1), хран щихс  в запоминающем блоке, обнаруживает и исправл ет ошибки в старших разр дах отсчета Xh, относительно которых на интервале обработки не произошло измененнй сигнала. Логический блок осуществл ет контроль за сквозными переносами и при наличии последних блокирует работу блока мажорнтарной обработки по отношению к соответствующим старшим разр дам прин тых кодовых комбинаций. Работа указанного блока основываетс  на поразр диом логическом сравнении соседних старших разр дов очередного полученного отсчета Xh

и ранее получеилых отсчетов с помощью схе.мы, построечной па логических элементах «И. «ИЛИ, «ИЕ.

Обнаружение и нснравленне ошибок в контролируе .мых старших разр дах осугцествл етс  в темне поступлени  данных и не требует

изменени  состава аппаратуры на передающей стороне.

Предмет изобретен и  

Устройство дл  обработки сигналов на выходе цифрового канала св зи при дискретной передаче ненрерывных сообщений но каналу с иомехами, содержащее блок мажоритарной обработки, регистр, к одному входу которого подсоединен выход цифрового канала св зи, заноминающий блок, логический блок и паг 1узку , отлнчающеес  тем, что, с целью обнаружеаи  и исиравочени  ошибок, к упо .м нутому входу регистра параллельно подключены входы блока мажоритарной обработки , запоминающего .блока и логнческо-го блока , выход которого через второй вход и выход блока мажоритарной обработки, другой вход и выход регистра подключен К нагрузке, а запоминающий блок одним выходом подсоединен к третьему входу блока мажоритарной обработки, другим - к второму входу логического блока.