SU415807A1 - Многофункциональный логический модуль - Google Patents
Многофункциональный логический модульInfo
- Publication number
- SU415807A1 SU415807A1 SU1777295A SU1777295A SU415807A1 SU 415807 A1 SU415807 A1 SU 415807A1 SU 1777295 A SU1777295 A SU 1777295A SU 1777295 A SU1777295 A SU 1777295A SU 415807 A1 SU415807 A1 SU 415807A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- inputs
- neuron
- elements
- threshold
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Description
1
Изобретение относитс к области автоматики и вычислительной техники.
Известны .многофункцианальные логические модули, содержащие один фор.маль.ный нейрон ,с входныгми элементами «И.
С целью расширени логических возможностей , упрощени схемы и повышени быстродействи в предлагаемом многофункциональном логическом модуле формаль-ный нейрон имеет пороговый элемент с норогом +1, пр мым и ин1вероным выходами, трем положительньмм .и входами с весами +1, трем отрицательными входами, два из которых имеют вес - 1, а оди имеет вес - 2, и четыре входных элемента «И, два из которых дзухвходовые , одни Трехвходавой и одил четырехвходовый , причем выходы двухвходсеых элементов «И соединены с входами пйрогового элемента с весами -1, выход трех1входо вого элемента «И соединен со входом порогового элеме1нта с весом -2, а выход четырехзходового элемента «И соединен с одним из положительных входов порогового элемента с весом + 1, один из входов первого двухвходового элемента «И соединен с одним из входов трехеходового и четырехвходового элементов «И, а также со вторым положительным входом порогового элемента и подключен к первому информационному входу формального нейрона, один из входов второго двух2
входового элемента «И соединен с одними из оставшихс входов трех1входового и четырехвходового элементов «И, а также с третьем положительным входом порогового элемента и подключен ко второму информационному входу формального .ней.рона, ьторой вход первого двухвходового элемента «ГЬ соединен с одним пз оставшихс входов четырех1входо1вого элемента «И и подключен к первому управл ющему входу формального нейрона, третий вход трехвходового элемента «И подключен ко второму управл ющему входу формального нейрона, второй вход второго двухвходового элемента «И соединен с четвертым входом четырехвходсвого элемента «И и подключен к третьему управл ющему входу формального нейрона.
На чертеже показан предлагаемый многофун .кцио.Нальный логический модуль.
Модуль представл ет собой один формальный нейрон с входньгми элементами «И, который и.меет информационные и управл ющие входы и пр мой и ин-версный вы.ходы. Нейрон содерл ит два двухвходовых, один трехвходовый и один четырехвходовый элементы «И /, .2 и 5 соответственно. Пороговый элемент 4 формального нейрона нмеет порог -f-1, три положительных входа 5 с весами -f 1, два отрицательных входа 6 с весами -1, и один отрицательный вход 7 с весами -2. Выходь
лзухвходавых элементов «И / coeAiHiieiibi с отрицательными входами б с весами -1; выход трехвходового элемента «И 2 соединен с отрицательньш входом 7 с весом -2, выход четырехвходового элемента «И 3 соединен с одним из положительных входов 5, а два других положительных входа порогового элемента соединены с информадиоиными входами 8 н 9 модул . Управл ющие входы 10, 11 и 12 соединены со входами элементов «И 1 Е 2. Выход 13 порогового элемента врЯМой, а выходы 14 - инверсный.
Схема работает следующи м об/разол.
При подаче логического сигнала «1 один нз входов нейрона сч.итаетс возбужданным. Нслн сумма весов возбужденных входов нейрона райна или больше порога ( + 1) то на нр мо м выходе 13 по вл етс логический снгпал «1. Дл каждого двоичного набора, ноданного на унравл ющие входы /О, 11 и 12, схема выполн ет определенную футнсцию двух перемеиных. В таблице приведены двоичные наборы па управл ющих входах и соответствующие им логические функции, реализуемые пр мым и инверсным выходами нейрона. Каждый выход реализует восемь разл1ичных фулкций , следовательно оба выхода ВМесте реализуют щестнадцать функций двухпеременпых, в том числе константы 1 и 0.
Пусть на всех управл ющих входах отсутствуют сигналы, т. е. нмеем входной набор 000. Тогда все элементы «И заперты, н нейрон превращаетс в пороговый элемент с порогом + 1 и двум положительными входами с весами +1. На прЯ1.моМ выходе такого элеMCiirra реализуетс логическа функци «Д1ИЗъю1НКци , а на инверсном выходе - ее инверси , т. е. функци «стрелка Пирса.
Если на вход 11 подаетс сигнал «1, т. е. входной иабор 010, то тре входовый элемент «И 2 вступает в действие, а остальные эл&менты «И снова заперты. В результате схема превращаетс в нейрон, имеющий один двухвходовый элел1ент «И с весом -2 и два простых входа с веса:ми -f 1. На пр мом выходе такого нейрона реализуетс функци сложени по модулю 2, а на инверсном -
функци эк вивалентности, что и показано в таблице.
В двух случа х схема работает аналогнчны;М Образом.
Предмет изобретени
Многофункциональный логический модуль, содержащий одии формальный нейрон с входными элемепта1ми «И, отличающийс тем,
что, с целью расширени логических возможностей , упрощени схемы и повышени быстродействи , формальный нейро-н имеет пороговый элемент с лорогом +1, пр мым и инверсным выхода;ми, трем положительными
входами с весами +1, трем отрицательными входами, два из которых И1меют вес -1, а одии имеет вес -2, и четыре входных элемента «И, два из которых двухвлодовые, один трехвходавый, и один четырехвходовый, причем выходы двухвходовых элементов «И соеди-не«ы с входами порогового элемента с весами -1, выход трехвходо1вого элемента «И соединен со входом порогового элемента с весом -2, а выход четыре входового элемента «П соедииен с одним из положительных входов порогового элемента с весом -fl, один из входов первого двухвходового элемента «И соединен с одним нз входов трехвходового и четырех)входового элементов «И, а
также со вторым положительным входом порогового элемента и подключен к первому информационному входу формального нейрона, один из входов второго двухвходового элемента «И соединен с одними из оставшихс входов трех)входового и четырехвходового элементов «И, а также с третьим полож.игельным входом порогового элемента и подключен ко второму И1нформационному входу формального нейрона, второй вход первого двухвходового элемента «И соединен с одним нз осгавн1нхс входов четырехвходового элемента «И и подключен к первому управл ющему входу формального нейрона, третий вход трехвходового элемента «П подключен ко вюрому управл ющему входу формального нейрона , второй вход второго двухвходового элемента «И соединен с четвертым входо.м четырехвходового элемента «И и подключен к третьему управл ющему входу фор:мального
нейрона.
XiX,
,;
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1777295A SU415807A1 (ru) | 1972-04-24 | 1972-04-24 | Многофункциональный логический модуль |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1777295A SU415807A1 (ru) | 1972-04-24 | 1972-04-24 | Многофункциональный логический модуль |
Publications (1)
Publication Number | Publication Date |
---|---|
SU415807A1 true SU415807A1 (ru) | 1974-02-15 |
Family
ID=20511993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1777295A SU415807A1 (ru) | 1972-04-24 | 1972-04-24 | Многофункциональный логический модуль |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU415807A1 (ru) |
-
1972
- 1972-04-24 SU SU1777295A patent/SU415807A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0270219A2 (en) | Reduced parallel EXCLUSIVE OR and EXCLUSIVE NOR gate | |
SU415807A1 (ru) | Многофункциональный логический модуль | |
GB958884A (en) | General purpose majority-decision logic arrays | |
ES400068A1 (es) | Perfeccionamientos en celulas para la realizacion de cir- cuitos de control de automatismo secuencial. | |
US3967206A (en) | Dual edge and level (DEL) flip-flop | |
SU790329A1 (ru) | Многофункциональный логический модуль | |
SU388368A1 (ru) | Многостабильный триггер | |
SU1488787A1 (ru) | Четырехвходовый одноразрядный сумматор | |
GB1454190A (en) | Logical arrays | |
SU697993A1 (ru) | Многофункциональный логический модуль | |
SU528689A1 (ru) | Триггер со счетным входом | |
SU473181A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU429422A1 (ru) | Трехвходовый сумматор | |
RU2159463C1 (ru) | Многофункциональный логический модуль | |
SU459857A1 (ru) | Триггер =типа | |
SU453689A1 (ru) | Элемент однородной структуры | |
SU944098A1 (ru) | Широтно-импульсный модул тор | |
Kambayashi et al. | The upper bound of K in K-lossless sequential machines | |
SU705437A1 (ru) | Многозначный элемент многофункциональный | |
SU945861A1 (ru) | Многофункциональный логический модуль | |
SU663089A2 (ru) | Генератор тактовых импульсов | |
SU686146A1 (ru) | Многофункциональный логический элемент | |
SU394922A1 (ru) | N-стабильный асинхронный триггер | |
JP2637734B2 (ja) | 出力回路 | |
SU583480A1 (ru) | Параллельный однофазный регистр |