[go: up one dir, main page]

SU402823A1 - Быстродействующее фазосдвигающее устройство - Google Patents

Быстродействующее фазосдвигающее устройство

Info

Publication number
SU402823A1
SU402823A1 SU1739765A SU1739765A SU402823A1 SU 402823 A1 SU402823 A1 SU 402823A1 SU 1739765 A SU1739765 A SU 1739765A SU 1739765 A SU1739765 A SU 1739765A SU 402823 A1 SU402823 A1 SU 402823A1
Authority
SU
USSR - Soviet Union
Prior art keywords
voltage
output
key
input
integrator
Prior art date
Application number
SU1739765A
Other languages
English (en)
Inventor
изобретени Авторы
Original Assignee
Б. Р. Иванов , В. Д. Циделко Киевский ордена Ленина политехнический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Б. Р. Иванов , В. Д. Циделко Киевский ордена Ленина политехнический институт filed Critical Б. Р. Иванов , В. Д. Циделко Киевский ордена Ленина политехнический институт
Priority to SU1739765A priority Critical patent/SU402823A1/ru
Application granted granted Critical
Publication of SU402823A1 publication Critical patent/SU402823A1/ru

Links

Landscapes

  • Measuring Phase Differences (AREA)

Description

1
Изобретение относитс  к области фазоизмерительной техники и может быть использовано при создании широкополосных фазометров.
Известные фазосдвигающие устройства, содержащие усилители-ограничители, триггеры и дифференцирующие цепи, не обеспечивают фазовых сдвигов в щироком диапазоне частот и обладают малым быстродействием.
Дл  поБып1ени  точности и быстродействи , расширени  частотного диапазона и получени  плавно регулируемого сдвига фаз предлагаемое устройство снабжено накопительной емкостью , четырьм  ключами, основным и дополнительным интеграторами с врем задаюшими цепочками , содержащими сопротивление и емкость , двум  сумматорами, схемой сравнени  и дополнительной дифференцирующей цепью, вход которой соединен с выходом схемы сравнени  и выходом устройства, а выход подключен ко второму ВХОДУ названного триггера, выход последнего присоединен к одному из входов первого ключа, нагруженного на последовательно соединенные первый сумматор, дополнительный интегратор, шунтированный вторым ключом, второй сумматор, третий ключ, шунтированный накопительной емкостью, и основной интегратор, шунтированный четвертым ключом, выход которого соединен с одним из входов схемы сравнени , другой вход которой подключен к источнику опорного напр жени , и со вторым входом первого сумматора , при этом другие входы шунтирующих ключей подключены к выходу основной дифференцирующей цени, а к другим входам первого ключа и второго сумматора подключен источник опорного напр жени .
На чертеже представлена блок-схема описываемого устройства, содержащего усилитель-ограничитель 1, дифференцирующие цепи 2 и 3, триггер 4, схему сравнени  5, ключи 6-9, основной интегратор 10, дополнительный интегратор 11 с врем задающей цепью, состо щей из сопротивлени  12 и емкости 13, сумматоры 14 и 15, накопительный конденсатор 16
и врем задающую цепь основного интегратора , содержащую сопротивление 17 и емкость 18.
Устройство работает следующим образом. Входное синусоидальное напр жение f/вх с
ПОМОЩЬЮ усилител -ограничител  1 и дифференцирующей цепи 2 преобразуетс  в импульсы , соответствующие моментам перехода через нулевое значение. Передний фронт импульса опрокидывает триггер 4, размыкает
ключ 6 и замыкает ключ 8. При этом происходит подзар д накопительного конденсатора 16 напр жением
и.и,-и,,,
где f/пых - выходное напр жение дополнительII в момент
ного интегратора окончани  периода входного напр жени  f/Bx/ Uo - опорное напр жение. Напр жение С/вых -св зано с частотой входного сигнала /вх и выходным напр жением сумматора 14 t/i зависимостью
и .
где R - сопротивление 12 и С - емкость 13. Это означает, что чем больше частота /вх, тем меньше напр жение t/вых, т. е. тем больше разность напр жений U, , зар жающа  накопительный конденсатор 16.
Задний фронт импульса размыкает ключ 8, прекраша  зар д конденсатора 16, и замыкает ключи 7 и 9, разр жа  интегрируюшие емкости 13 и 18. После окончани  импульса ключи 7 и 9 размыкаютс .
Основной интегратор 10 начинает интегрировать напр жение, зафиксированное на накопительном конденсаторе 16. Когда выходное напр жение основного интегратора L/вых достигает уровн  опорного напр жени , срабатывает схема сравнени  5. и триггер 4 замыкает ключ 6. Дополнительный интегратор 11 начинает интегрировать разность напр жений до прихода следуюшего импульса управлени . Затем процесс повтор етс . Измен   уровень опорного напр жени , можно добитьс  срабатывани  схемы сравнени  при любом положительном сдвиге фаз входного сигнала.
Поскольку уровень напр жени  на накопительном конденсаторе пропорционален периоду входного сигнала, то сдвиг фаз не будет зависеть от частоты /вх причем точность фазового сдвига будет определ тьс , в основном, чувствительностью схемы сравнени  и стабильностью опорных напр жений.
Устройство позвол ет отслеживать изменение частоты за период входного напр жени , т. е.  вл етс  быстродействуюш,им. Требовани  и линейности характеристик интеграторов невысоки , так как схема охвачена на 100% отрицательной обратной св зью.
Предмет изобретени 
Быстродействующее фазосдвигаюшее устройство , содержащее последовательно соединенные усилитель-ограничитель, дифференцирующую цепь и триггер, отличающеес  тем, что, с целью повышени  точности и быстродействи , а также обеспечени  плавно регулируемого фазового сдвига в широком диапазоне частот, оно снабжено накопительной емкостью , четырьм  ключами, основным и дополнительным интеграторами с врем задающими цепочками, содержащими сопротивление и емкость , двум  суматорами, схемой сравнени  и дополнительной дифференцирующей цепью, вход которой соединен с выходом схемы сравнени  и выходом устройства, а выход подключен ко второму входу названного триггера, выход последнего присоединен к одному из входов первого ключа, нагруженного на последовательно соединенные первой сумматор, дополнительный интегратор, шунтированный вторым ключом, второй сумматор, третий ключ, шунтированный накопи1ельной емкостью, и основной интегратор, шунтированный четвертым ключом , выход которого соединен с одним из входов схемы сравнени , другой вход которой подключен к источнику опорного напр жени ,
и со вторым входом первого сумматора, при этом другие входы шунтируюших ключей подключены к выходу основной дифференцирующей цепи, а к другим входам первого ключа и второго сумматора подключен источник
опорного напр жени .
SU1739765A 1972-01-27 1972-01-27 Быстродействующее фазосдвигающее устройство SU402823A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1739765A SU402823A1 (ru) 1972-01-27 1972-01-27 Быстродействующее фазосдвигающее устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1739765A SU402823A1 (ru) 1972-01-27 1972-01-27 Быстродействующее фазосдвигающее устройство

Publications (1)

Publication Number Publication Date
SU402823A1 true SU402823A1 (ru) 1973-10-19

Family

ID=20500713

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1739765A SU402823A1 (ru) 1972-01-27 1972-01-27 Быстродействующее фазосдвигающее устройство

Country Status (1)

Country Link
SU (1) SU402823A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2707579C1 (ru) * 2019-04-09 2019-11-28 Общество с ограниченной ответственностью "Газпром трансгаз Ухта" Способ определения быстродействия систем автоматического управления

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2707579C1 (ru) * 2019-04-09 2019-11-28 Общество с ограниченной ответственностью "Газпром трансгаз Ухта" Способ определения быстродействия систем автоматического управления

Similar Documents

Publication Publication Date Title
US3654560A (en) Drift compensated circuit
SU402823A1 (ru) Быстродействующее фазосдвигающее устройство
SU627587A1 (ru) Аналого-цифровой интегратор
SU450190A1 (ru) Устройство дл логарифмировани
SU621083A2 (ru) Синхронный детектор
SU474929A1 (ru) Амплитудно-временной преобразователь
SU851751A1 (ru) Генератор ступенчатого напр жени
SU361462A1 (ru) 8СьСОЮ
SU389624A1 (ru) Аналого-цифровой преобразователь
SU446945A1 (ru) Дискриминатор
SU752370A1 (ru) Логарифмический аналого-цифровой преобразователь
SU731276A1 (ru) Тензометрическое устройство
SU408234A1 (ru) Цифровой фазометр
SU492882A1 (ru) Устройство дл определени медианы
RU2024028C1 (ru) Низкочастотный измеритель фазового сдвига
SU913371A1 (ru) Устройство для вычисления производной 1
SU437968A1 (ru) Устройство дл определени среднего значени сигнала
SU871323A1 (ru) Компенсатор отклонени среднего значени амплитуды импульсной серии
CA1106971A (en) Electric circuits
SU587508A1 (ru) Аналоговое запоминающее устройство
SU661737A1 (ru) Генератор управл емой частоты
SU982016A1 (ru) Устройство дл определени приращений напр жени
SU425116A1 (ru) Импульсный вольтметр
SU464781A1 (ru) Преобразователь малых перемещений в скважность импульсов
SU382230A1 (ru) Линейный аналого-дискретный преобразователь