SU402158A1 - Делитель частоты - Google Patents
Делитель частотыInfo
- Publication number
- SU402158A1 SU402158A1 SU1679089A SU1679089A SU402158A1 SU 402158 A1 SU402158 A1 SU 402158A1 SU 1679089 A SU1679089 A SU 1679089A SU 1679089 A SU1679089 A SU 1679089A SU 402158 A1 SU402158 A1 SU 402158A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- frequency divider
- integrator
- threshold element
- charge
- Prior art date
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
1
Изобретение относитс к радиотехнике.
Известен делитель частоты, содержащий триггер с двум входами и одним выходом, входы которого через входные ключи соединены с пороговым элементом и ждущим мультивибратором , и ключи зар да, объединенные входы которых подключены ко входу порогового элемента.
Цель изобретени - увеличение коэффициента делени и повыщение стабильности работы устройства.
Предлагаемый делитель частоты отличаетс тем, что ко входам ключей зар да и их объединенным выходам и входу порогового элемента дополнительно подключены соответственно логический блок и электрохимический интегратор; одни из входов дополнительного логического блока соединен с выходом ждущего мультивибратора, а другой - с выходом триггера.
Па фиг. 1 представлена функциональна схема предлагаемого делител частоты, на фиг. 2 - временна диаграмма.
Входы триггера 1 через входные ключи 2 и 3 соединены с пороговым элементом 4 и ждущим мультивибратором 5. Объединенные выходы ключей зар да 6 и 7 подключены ко входу порогового элемента 4, а их входы - к логическому блоку 8. К выходам ключей 6 и 7 подключен также электрохимический интегратор 9. Входы логического блока 8 подключены один - к выходу триггера 1, второй - к мультивибратору 5 и входным ключам 2 и 3.
Первоначально сигнал сброса (фиг. 2а), например, через ключ 7, снимает зар д с интегратора 9, а триггер 1 устанавливаетс в определенное положение. Тогда первый же импульс со ждущего мультивибратора 5 проходит через логический блок 8 на ключ 6 и открывает его. Ток от источника 10 с амплитудой , заданной резистором 11, производит фиксированный зар д интегратора. Так как при это.м на интеграторе в процессе «осаждени зар да по вл етс положительное напр жение , пороговый элемент 4, работающий от отрицательных напр жений, возвращаетс в исходное состо ние. В этом случае ключи 2 и 3, подключенные к его выходу, на.ход тс
в положении, обеспечивающем прохождение заднего фронта импульса мультивибратора 5 на закрытое плечо триггера 1 и перевод его в. другое устойчивое состо ние. В результате этого следующий импульс мультивибратора 5
проходит на ключ 7, вызыва его открывание . Сн тие зар да с интегратора 9 импульсами с фиксированным количеством электричества (фиг. 26), задаваемым резистором 12 от источника 13, при посто нной длительности
происходит до тех пор, пока с интегратора не
сниметс весь зар д. Во врем действи импульса , вызвавшего сн тие, возникшее на интеграторе перенапр жение приводит к срабатыванию порогового элемента 4, который закрывает ключ 3 и открывает ключ 2. Тогда задний фронт импульса мультивибратора 5, вызвавшего сн тие зар да, переводит триггер 1 в первоначальное состо ние. С приходом очередных импульсов цикл повтор етс . Пороговый элемент находитс в активном состо нии до тех пор, пока интегратор держит достаточное дл его срабатывани отрицательное напр жение. Такое состо ние может сохран тьс достаточно долго, однако это не вли ет на работу делител частоты, так как первый же импульс «осаждение измен ет напр жение на интеграторе на положительное, и пороговый элемент 4 «отпускает.
Запускающие импульсы подаютс на вход 14.
Резисторы 11 и 12 обеспечивают плавную регулировку коэффициента делени частоты в широких пределах. При этом делитель сохран ет стабильность работы при любых сколь угодно больших коэффициентах делени .
На фиг. 2 цифрами обозначены напр жени на выходах и входах элементов схемы делител частоты. Цифры соответствуют номерам элементов на фиг. 1.
Предмет изобретени
Делитель частоты, содержащий триггер с двум входами и одним выходом, входы которого через входные ключи соединены с пороговым элементом и ждущим мультивибратором , и ключи зар да, объединенные между
собой, входы которых подключены ко входу порогового элемента, отличающийс тем, что, с целью увеличени коэффициента делени и повышени стабильности работы, ко входам ключей зар да и их объединенным выходам и
входу порогового элемента дополнительно подключены соответственно логический блок и электрохимический интегратор, при этом один из входов логического блока соединен с выходом ждущего мультивибратора, а другой - с выходом триггера.
&ч1}гС1М:5
/
12
Ш 5
Т к К
U U Ы и
К
9 а
2
т
3
.
V
-v
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1679089A SU402158A1 (ru) | 1971-07-09 | 1971-07-09 | Делитель частоты |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1679089A SU402158A1 (ru) | 1971-07-09 | 1971-07-09 | Делитель частоты |
Publications (1)
Publication Number | Publication Date |
---|---|
SU402158A1 true SU402158A1 (ru) | 1973-10-12 |
Family
ID=20482205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1679089A SU402158A1 (ru) | 1971-07-09 | 1971-07-09 | Делитель частоты |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU402158A1 (ru) |
-
1971
- 1971-07-09 SU SU1679089A patent/SU402158A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3535658A (en) | Frequency to analog converter | |
US3138759A (en) | Pulse spacing detection circuit | |
GB1005903A (en) | Improvements in electrical integrating totalizer | |
US3226568A (en) | Gating means for passing a predetermined number of pulses | |
US3678500A (en) | Analog digital converter | |
SU402158A1 (ru) | Делитель частоты | |
US3204152A (en) | Timing circuit for defining long intervals of time | |
US3258765A (en) | Vfe%time | |
GB772965A (en) | Shifting registers | |
US3371291A (en) | Current control of oscillator frequency | |
GB1220091A (en) | Improvements in ramp type analogue to digital converters | |
GB1276517A (en) | Analogue to digital converters | |
US3199014A (en) | Minimum error detecting circuit | |
SU454686A1 (ru) | Широтно-импульсный модул тор с двойным управлением | |
SU409227A1 (ru) | Вычислительное устройство | |
SU1112373A1 (ru) | Устройство дл логарифмировани отношени сигналов | |
SU703896A1 (ru) | Одновибратор | |
SU1167728A1 (ru) | Делитель частоты следовани импульсов | |
SU135289A1 (ru) | Электронное делительное устройство | |
SU125843A1 (ru) | Устройство дл счета числа импульсов | |
SU771729A1 (ru) | Аналоговое запоминающее устройство | |
SU523517A1 (ru) | Ждущий генератор импульсов треугольной формы | |
SU1170608A1 (ru) | Делитель частоты следовани импульсов с переменным коэффициентом делени | |
SU894725A1 (ru) | Устройство дл делени напр жений | |
SU511697A1 (ru) | Блок управлени коммунатора |