[go: up one dir, main page]

SU366583A1 - 'ALL-UNIONAL __PATETT;;: o- ._ /; l ;; h: 1C1gl, library iVIbA - Google Patents

'ALL-UNIONAL __PATETT;;: o- ._ /; l ;; h: 1C1gl, library iVIbA

Info

Publication number
SU366583A1
SU366583A1 SU1462454A SU1462454A SU366583A1 SU 366583 A1 SU366583 A1 SU 366583A1 SU 1462454 A SU1462454 A SU 1462454A SU 1462454 A SU1462454 A SU 1462454A SU 366583 A1 SU366583 A1 SU 366583A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
dynamic
inputs
circuit
input
Prior art date
Application number
SU1462454A
Other languages
Russian (ru)
Inventor
В. Я. Исаенко С. С. Турчак С. С. Литовченко Г. Б. Шейнкман А. Н. Харьков
Original Assignee
Авторы изобретени витель
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Авторы изобретени витель filed Critical Авторы изобретени витель
Priority to SU1462454A priority Critical patent/SU366583A1/en
Application granted granted Critical
Publication of SU366583A1 publication Critical patent/SU366583A1/en

Links

Landscapes

  • Communication Control (AREA)

Description

Изобретение относитс  к телеграф-ии и передаче данных. Известны передающие ста.ртстопные устройства , содержащие непрерывно работающий генератор тактовых илтульсов, управл ющий работой динамического регпст-ра сдв;ига, ко входа.м соответствующих разр дов которого п.одключены наборный блок и дина:мическ ,ий триггер, а выход подключен к одному из входов выходного блока. повыщение точности преобразовани  и форми1ровани  посылок св зано с усложнением устройства и снижением его эксплуатациовных воз.можностей. В предлагаемом устройстве выход динамического регистра сдвига дополнительно через инвертор подключен к одному из входов схемы «И, к другому входу которой подключен выход генератора тактовых импульсов, а выход подсоединен ко второму входу выходного блока. Кроме того, выходы трех соответствующих разр дов, два из которых непосредственно , а один через схему «НЕ подключены ко входа м дополнительной схемы «PI. Выход последней через одноразр дный динамический регистр .подключен к одному из входов динамического триггера, к другому входу KOTOiporo подключены однссвременно выход соответствующего разр5ада динамического регистра сдвига и дополнительный вход наборного блока. На чертеже приведена блок-схе.ма предлагаемого устройства. Устройство содержит динамический регистр сдвига 1, наборный блок 2, динамический триггер 3, генератор тактовых импульсов 4, выходной блок 5, инвертор 6, схему «И 7, схему «НЕ 8, дололнительную схему «И 9 и одноразр дный динамический регистр 10. Иринцип работы устройства состоит в следующем. По цепи начальной установки через одноразр дный динамический регистр 10 устройство устанавливаетс  в исходное состо ние, при этом запускаетс  динамический триггер 3, который выдает серию импульсов на запрос информации наборному блоку 2. По вление серии импульсов разрешает выдачу информации параллельным обратным кодом на входы 2, k + 2, 2k + 2,.. (n+l)k + 2 разр дов динамического регистра сдвига 1 в виде пачки импульсов . Одновре: 1енно с информацией на входы nk+l и nk + 3 разр дов динамического регистра сдвига / поступает одиночный импульс установки (пусковый сигнал). Через k-1 такт сигнал установки с выхода (п-1)+3 разр да динамического регистра сдвига осуществл ет установку в исходное состо ние диналгического Т|риггера 3, который с k тактом прекрат-ит подачу залрещающих импульсов в наборный блоК 2 и запретит поступление информационных сигналов в динамический регистр сдвига / с k+ тактом. При этом каждой бестоковой информационной посылке будет соответствовать сери  из k Емпульсов, а каждой токовой - сери  из k нулей. С выхода динамического регистра сдвига стартова  и -каж да  бестокО|ва  посылки в виде серии -из k импульсов поступают на один из входов выходного блока 5. Кажда  такова  и стопова  посылки в виде серий из k нулей через инве(ртор 6 поступают на схему «И 7, на которую подаетс  тактовый сигна. С выхода схемы «И 7 серии из k И1мпульсов, соответствующие токовым и стоповым посылкам, поступают на второй вход выходного блока 5.The invention relates to telegraphy and data transmission. Transmitting stationary devices are known, which contain a continuously operating clock pulse generator that controls the operation of the dynamic register of the actuator, the yoke, to the input.m of the corresponding bits of which the typing unit and the din are connected: my trigger is triggered, and the output is connected to one of the inputs of the output block. Improving the accuracy of converting and shaping parcels is associated with the increasing complexity of the device and reducing its operational capabilities. In the proposed device, the output of the dynamic shift register is additionally connected via an inverter to one of the inputs of the AND circuit, to the other input of which the output of the clock generator is connected, and the output is connected to the second input of the output unit. In addition, the outputs of three corresponding bits, two of which are directly, and one through the circuit "is NOT connected to the inputs of the additional circuit" PI. The output of the latter through a one-bit dynamic register is connected to one of the inputs of the dynamic trigger, the output of the corresponding dynamic shift register and an auxiliary input of the modular unit are connected to the other input of the KOTOiporo at the same time. The drawing shows the block diagram of the proposed device. The device contains a dynamic shift register 1, a dial-up unit 2, a dynamic trigger 3, a clock pulse generator 4, an output block 5, an inverter 6, an AND 7 circuit, an HE 8 circuit, an additional AND 9 circuit and a single-bit dynamic register 10. Principle device operation is as follows. On the initial setup circuit through a one-bit dynamic register 10, the device is reset, and a dynamic trigger 3 is started, which gives a series of pulses to the information request to the dial 2. The generation of a series of pulses allows the output of information by a parallel reverse code to the inputs 2, k + 2, 2k + 2, .. (n + l) k + 2 bits of the dynamic shift register 1 in the form of a burst. Simultaneously: 1 with the information on the inputs nk + l and nk + 3 bits of the dynamic shift register / a single impulse of the installation (trigger signal) is received. After k-1 clock, the setting signal from output (p-1) + 3 bits of the dynamic shift register sets the initial state of the dynamic T | rigger 3, which, with the k clock, stops supplying bridging pulses to the dial block 2 and disables the arrival of information signals in the dynamic shift register / с k + clock. In this case, each currentless information package will correspond to a series of k Empulses, and each current - a series of k zeros. From the output of the dynamic shift register, the start-and-show and the best | Va parcels in the form of a series, out of k pulses, arrive at one of the inputs of the output unit 5. Each parcel is also in the form of a series of k zeros through the investor (Rtor 6 enters the “ And the clock signal is applied to it. From the output of the circuit "And 7 series of k I1 pulses, corresponding to the current and stop sends, arrive at the second input of the output unit 5.

По мере продвижени  информации тактовыми импульсами ранее записанна  пускова  команда 101 смещаетс  к выходу динамического регистра сдвига 1 и может быть дешифрирована на выходах 3, 4, 5 разр дов через nk-1 такт после записи. Дл  этого выходные сигналы с 5 и 5 разр дов совместно с инвертированным схемой «НЕ 8 сигналом чет1ве(ртого раз,р да выдел ютс  дополнительной схемой «И 9. Выделенный сигнал подаетс  на одноразр дный регистр 10 дл  установки устройства в исходное состо ние . Установка осуществл етс  с nk тактом, при этом срабатывает дйнамнчеокий триггер 3, на выходе которого с nk тактом по вл етс  импульсов, разрешающа  ввод новой информации с «А+1 та.ктом. Весь цикл передачи информации длитс  nk + 2 такта.As information advances with clock pulses, the previously recorded trigger command 101 is shifted to the output of the dynamic shift register 1 and can be decoded at the outputs 3, 4, 5 bits through the nk-1 clock after recording. For this, the output signals from the 5th and 5th bits together with the inverted "NOT 8" signal are fourfold (twice, the rows are allocated by the additional circuit "AND 9. The selected signal is fed to the one-bit register 10 to set the device to its initial state. Installation It is performed with the nk clock, in this case the dynamic trigger 3 is triggered, at the output of which with the nk clock appears pulses allowing the input of new information with "A + 1 so.ct." The entire information transfer cycle lasts for nk + 2 beats.

Предмет изобретени Subject invention

Передающее стартстопное устройство, содержащее непрерывно работающий генератор тактовых им ульсов, управл ющий работой динамического регистра сдвига, ко входам соответствующих разр дов которого подключены выходы наборного блока, ко входам цепи сброса ладк/тючены одновременно вход и выход динамического триггера и вход цепиA transmitting start-stop device containing a continuously operating pulse generator, controlling the operation of the dynamic shift register, the inputs of the corresponding bits of which are connected to the outputs of the dialer, the inputs of the reset circuit and the trigger / input of the dynamic trigger

сброса наборного блока, а выход подключен к одному из входов выходного блока, отличающеес  тем, что, с целью упрощени  устройства и повышени  надежности работы, упом нутый выход динамического регистра сдаига дополнительно через HHsepTOip подключен к одному из входов схемы «И, к другому входу которой подключен выход генератора тактовь1х импульсов, а выход подсоединен ко второму входу выходного блока, кроме того,resetting the keypad, and the output is connected to one of the inputs of the output block, characterized in that, in order to simplify the device and increase the reliability of operation, the output of the dynamic firing register is additionally connected via HHsepTOip to one of the inputs of the "AND" circuit, to the other input the clock pulse generator output is connected, and the output is connected to the second input of the output unit; in addition,

выходы трех соответствующих разр дов, два из которых непосредственно, а один через схему «НЕ, подключены ко входам дополнительной схемы «И, выход которой через одноразр дный динамический регистр подключен к одному из входов динамического триггера , к другому входу которого подключены одновреме1Н1НО выход соответствующего разр да динамического регистра сдвига и дополнительный вход наборного блока.the outputs of three corresponding bits, two of which are directly, and one through the “NOT” circuit is connected to the inputs of the additional circuit “AND, the output of which is connected to one of the inputs of the dynamic trigger via a single-digit dynamic register, to the other input of which the corresponding bit yes dynamic shift register and auxiliary input dial pad.

SU1462454A 1970-07-08 1970-07-08 'ALL-UNIONAL __PATETT;;: o- ._ /; l ;; h: 1C1gl, library iVIbA SU366583A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1462454A SU366583A1 (en) 1970-07-08 1970-07-08 'ALL-UNIONAL __PATETT;;: o- ._ /; l ;; h: 1C1gl, library iVIbA

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1462454A SU366583A1 (en) 1970-07-08 1970-07-08 'ALL-UNIONAL __PATETT;;: o- ._ /; l ;; h: 1C1gl, library iVIbA

Publications (1)

Publication Number Publication Date
SU366583A1 true SU366583A1 (en) 1973-01-16

Family

ID=20455599

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1462454A SU366583A1 (en) 1970-07-08 1970-07-08 'ALL-UNIONAL __PATETT;;: o- ._ /; l ;; h: 1C1gl, library iVIbA

Country Status (1)

Country Link
SU (1) SU366583A1 (en)

Similar Documents

Publication Publication Date Title
US3940736A (en) Digital code monitor system
SU366583A1 (en) 'ALL-UNIONAL __PATETT;;: o- ._ /; l ;; h: 1C1gl, library iVIbA
US3719890A (en) Transceiver for peripheral station of multiplex telecommunication system
SU383042A1 (en) FORMER OF CODE COMBINATIONS
SU467477A1 (en) Drive counter
SU1487153A1 (en) Pseudorandom number generator
SU467466A1 (en) Team Encryptor
SU640438A1 (en) Digital signal synchronizing arrangement
SU432599A1 (en) FILLING DEVICE
SU860326A1 (en) Device for asynchronous interfacing of digital signals
SU135106A1 (en) Pulse Generator
SU1068920A1 (en) Walsh function generator
SU427466A1 (en) DECODERING DRIVE
SU858202A1 (en) Device for digital control of thyristorized pulse converter (its versions)
SU1135013A1 (en) Start-stop transmitter
SU1356254A1 (en) Demodulator of phase-shift-keyed signals
SU433524A1 (en) DEVICE FOR TRANSMISSION OF TESH ^ KHANICHSHKOI SHFORTShTI
SU1265971A1 (en) Device for generating pulse bursts
SU1218389A1 (en) Device for generating test sequence
SU1462493A1 (en) Device for monitoring signal sequence
SU407302A1 (en) CONVERTER OF A SEQUENTIAL CODE TO PARALLEL
SU404078A1 (en) DEVICE FOR TRANSFORMING BINARY CODE TO CYCLIC WITH CONSTANT NUMBER OF UNITS
SU853819A1 (en) Device for receiving multiposition complex signals
SU474051A1 (en) Device to enter information in the shift register
SU743227A1 (en) Device for coding and decoding video information