SU364967A1 - DEVICE FOR CONTROLLING A PERMANENT MEMORIZING UNIT - Google Patents
DEVICE FOR CONTROLLING A PERMANENT MEMORIZING UNITInfo
- Publication number
- SU364967A1 SU364967A1 SU1685494A SU1685494A SU364967A1 SU 364967 A1 SU364967 A1 SU 364967A1 SU 1685494 A SU1685494 A SU 1685494A SU 1685494 A SU1685494 A SU 1685494A SU 364967 A1 SU364967 A1 SU 364967A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- register
- permanent
- controlling
- control unit
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
1one
Известно устройство дл контрол посто нного запоминающего блока (ПЗБ), содержащее регистр числа, выходы которого подключены к первым входам схемы сравнени . Вторые входы последней подсоединены к выходам ПЗБ, а выход - к блоку управлени , подсоединенному к счетчику адресов, подключенному ко входу ПЗБ.A device for monitoring a persistent storage unit (PZB) is known, which contains a number register whose outputs are connected to the first inputs of the comparison circuit. The second inputs of the latter are connected to the outputs of the PZB, and the output to the control unit connected to the address counter connected to the input of the PZB.
Однако известное устройство требует большого времени на определение ошибки, на установку контрольных сумм, а также требует фиксированного пор дка выборки адресов ПЗБ при контроле.However, the known device requires a long time to determine the error, to set the checksums, and also requires a fixed order of sampling the addresses of the PZB under control.
Предложенное устройство отличаетс от известного тем, что оно содержит блок вентилей , информационные входы которого подключены ко вторым входам схемы сравнени , управл ющие входы объединены и подключены к блоку управлени , а выходы - ко входам регистра числа.The proposed device differs from the known one in that it contains a block of valves, the information inputs of which are connected to the second inputs of the comparison circuit, the control inputs combined and connected to the control block, and the outputs to the inputs of the number register.
Это позвол ет повысить быстродействие устройства.This makes it possible to increase the speed of the device.
На чертеже изображена блок-схема устройства дл контрол ПЗБ.The drawing shows a block diagram of a device for monitoring PZB.
Устройство содержит счетчик адресов 1 дл образовани кодов адресов, выбираемых из ПЗБ 2 чисел, регистр числа 3 дл хранени кодов чисел ПЗБ, вводимых с номощью блока вентилей 4 и принимаемых условно за эталонные; схему сравнени 5 дл поразр дного сравнени кодов чисел ПЗБ с эталонными кодами чисел регистра 3. Синхронизаци работы перечисленных узлов осуществл етс блоком управлени 6. Регистр числа 3 подключен к первым входам 7 схемы сравнени 5, вторые входы 5 и 9 которой подсоединены к выходам ПЗБ 2, а выход 10 - к блоку унравлени 6, подсоединенному к счетчику адресовThe device contains an address counter 1 for the formation of address codes selected from 2 NBGs, a number 3 register for storing of NFR number codes entered with the valve block 4 and taken conditionally as reference; comparison circuit 5 for sequential comparison of the codes of the numbers of the pertinent polling machines with the reference codes of the numbers of the register 3. The operation of the listed units is synchronized by the control unit 6. The register of the number 3 is connected to the first inputs 7 of the comparison circuit 5, the second inputs 5 and 9 of which are connected to the outputs of the second 2) and output 10 to control unit 6 connected to the address counter
1- Счетчик адресов / подключен ко входу ПЗБ 2. Информационные входы 11 и 12 блока вентилей 4 подключены ко входам 8 и 9 схемы сравнени , управл ющие входы 13 и 14 объединены и подключены к блоку управлени 6, а выходы /5 и 16 - ко входам регистра числа 3.1- The address counter / is connected to the input of the PZB 2. The information inputs 11 and 12 of the valve block 4 are connected to the inputs 8 and 9 of the comparison circuit, the control inputs 13 and 14 are combined and connected to the control unit 6, and the outputs / 5 and 16 to the inputs of the register number 3.
Устройство работает следующим образом. Блок управлени 6 формирует серию к обращепий по каждому адресу. Информаци The device works as follows. The control unit 6 generates a series of pre-orders for each address. Information
ПЗБ 2, считываема при первом обращении к провер емому адресу, передаетс в регистр числа 3 с помощью блока вентилей 4 сигналом от блока управлени 6. При последующих (к-1) обращени х производитс поразр дное сравнение считываемых из ПЗБ 2 кодов чисел с кодом числа регистра 3. В случае их совпадени формируют код следующего контролируемого адреса счетчиками адресов /, и описанный процессPZB 2, read at the first access to the address being checked, is transferred to the register of the number 3 by means of the valve block 4 by a signal from the control unit 6. At subsequent (k-1) calls, a one-time comparison is made of the read codes from the PZB 2 register 3. In case of their coincidence, the code of the next monitored address is formed by address counters /, and the described process
повтор етс . в случае несовпадени , при неустойчивом считывании информации ПЗБ 2 блоком управлени 6 прерываютс обращени к ПЗБ 2, производитс останов схемы, а разр д и адрес сбо определ ютс состо нием регистра числа 3 и счетчика адресов /, а также выходного регистра числа ПЗБ 2. Предмет изобретени Устройство дл контрол посто нного запоминающего блока, содержащее регистр числа, выходы которого подключены к одним входам схемы сравнени , вторые входы которой подсоединены к выходам посто нного запоминающего блока, а выход - к блоку управлени , подсоединенному к счетчику адресов, подключенному ко входу посто нного запоминающего блока, отличающеес тем, что, с целью повышени быстродействи устройства, оно содержит блок вентилей, информационные входы которого подключены ко вторым входам схемы сравнени , управл ющие входы объединены и подключены к блоку управлени , а выходы подключены ко входам регистра числа.repeats. in the event of a mismatch, if the information of the FBG 2 is not read out by the control unit 6, the circulation of the FPB 2 is interrupted, the circuit is stopped, and the bit and the address of the fault are determined by the state of the register of the number 3 and the address counter /, and the output register of the number of the FPB 2. of the invention A device for monitoring a persistent storage unit, comprising a number register, the outputs of which are connected to one input of the comparison circuit, the second inputs of which are connected to the outputs of the permanent storage unit, and the output to the control unit, under Connected to the address counter, connected to the input of the persistent storage unit, characterized in that, in order to improve the speed of the device, it contains a valve block, the information inputs of which are connected to the second inputs of the comparison circuit, the control inputs are combined and connected to the control unit, and the outputs are connected to the inputs of the number register.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1685494A SU364967A1 (en) | 1971-07-27 | 1971-07-27 | DEVICE FOR CONTROLLING A PERMANENT MEMORIZING UNIT |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1685494A SU364967A1 (en) | 1971-07-27 | 1971-07-27 | DEVICE FOR CONTROLLING A PERMANENT MEMORIZING UNIT |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU364967A1 true SU364967A1 (en) | 1972-12-28 |
Family
ID=20484230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU1685494A SU364967A1 (en) | 1971-07-27 | 1971-07-27 | DEVICE FOR CONTROLLING A PERMANENT MEMORIZING UNIT |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU364967A1 (en) |
-
1971
- 1971-07-27 SU SU1685494A patent/SU364967A1/en active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3221310A (en) | Parity bit indicator | |
| SU364967A1 (en) | DEVICE FOR CONTROLLING A PERMANENT MEMORIZING UNIT | |
| US3209327A (en) | Error detecting and correcting circuit | |
| US3100888A (en) | Checking system | |
| SU588561A1 (en) | Associative memory | |
| SU1617442A1 (en) | Device for monitoring the running of programs | |
| RU1783529C (en) | Device for program control | |
| SU390578A1 (en) | PERMANENT STORAGE DEVICE | |
| US3092807A (en) | Check number generator | |
| SU799019A1 (en) | Device for testing read-only storage | |
| SU1755283A1 (en) | Device for simulating malfunctions | |
| SU1037262A1 (en) | Microprogram processor | |
| SU798853A1 (en) | Processor with reconfiguration | |
| SU510753A1 (en) | Device for controlling permanent storage units | |
| SU397891A1 (en) | ||
| SU1223233A1 (en) | Device for checking uniform logic units | |
| SU679945A1 (en) | Device for control of electronic equipment | |
| SU1179343A1 (en) | Device for checking decoder | |
| SU687446A1 (en) | Device for interfacing computor with communication channels | |
| SU367460A1 (en) | OPERATIONAL STORAGE DEVICE | |
| SU407398A1 (en) | ||
| SU1181156A2 (en) | Position coder | |
| SU485439A1 (en) | Homogeneous Markov Process Generator | |
| SU1228107A1 (en) | Device for checking comparison circuits | |
| SU1368921A2 (en) | Self-check storage |