SU1764063A1

SU1764063A1 - Интегратор

Info

Publication number: SU1764063A1
Application number: SU894759719A
Authority: SU
Inventors: Владимир Иванович Фомин
Original assignee: Производственное объединение "Нижегородский машиностроительный завод"
Priority date: 1989-11-20
Filing date: 1989-11-20
Publication date: 1992-09-23

Abstract

Использование1 интегрирование разности двух сигналов. Сущность изобретени : устройство содержит операционный усилитель 1, интегрирующие конденсаторы 2 и 3, масштабный резистор 4, алгебраический сумматор 5, переключатели 6 и 7, ключ 8 и блок синхронизации 9, Вход операционного усилител 1 соединен с одними обкладками конденсаторов 2 и 3, а через резистор 4 и переключатель 7 - с первым и вторым входами интегратора. Выход операционного усилител 1 через переключатель 6 соединен с другими обкладками конденсаторов 2 и 3. 1 ил

Description

-г-ПНЧЛН

о ,

i-Л /

и-Х /

fax

со

С

---Г ИНЧПН L5

9

vj о Ьь о о

OJ

Изобретение относитс к вычислительной технике и автоматике и предназначено дл длительного интегрировани разности двух сигналов.

Известен интегратор разности напр - жений, содержащий операционный усилитель , входы которого через резисторы подключены к источникам входных сигналов , выход через первый конденсатор соединен с его инвертирующим входом, а неинвертирующий вход через второй конденсатор подключен на землю (авт.св. № 387383, кл. G 06 G 7/18, 1971).

Недостатком этого интегратора вл етс то, что он не обеспечивает компенсацию ошибки, св занной с дрейфом операционного усилител .

Наиболее близким к изобретению по технической сущности вл етс интегратор, содержащий кроме интегрирующего блока также усилитель сигнала ошибки и алгебраический сумматор, позвол ющие выделить ошибку операции из выходного сигнала (авт.св N° 834714, кл. G 06 G 7/186, 1979).

Однако такой интегратор имеет недо- статочную точность интегрировани , св занную с возможным различием параметров интегрирующего и компенсирующего усилителей.

.Цель изобретени - повышение точно- сти интегрировани и расширение области применени интегратора за счет возможности интегрировани разности напр жений.

Поставленна цель достигаетс тем, что в интегратор, содержащий операционный усилитель, первый и второй интегрирующие конденсаторы, масштабный резистор, алгебраический сумматор, выход которого вл етс выходом интегратора, а суммирующий и вычитающий входы соединены с первыми обкладками соответственно первого и второго интегрирующих конденсаторов , причем втора обкладка первого конденсатора соединена с входом операционного усилител и с первым выводом масштабного резистора, согласно изобретению , введены первый и второй переключатели , ключ и блок синхронизации, выход операционного усилител через первый переключатель соединен со свободными об- кладками первого и второго интегрирующих конденсаторов, а второй вывод масштабного резистора через второй переключатель соединен с первым и вторым входами интегратора , причем управл ющие входы пере- ключателей соединены с первым выходом блока синхронизации, второй выход которого соединен с управл ющим входом ключа, включенного между входом и выходом операционного усилител .

На чертеже представлена электрическа схема интегратора.

Интегратор содержит операционный усилитель 1, интегрирующие конденсаторы 2 и 3, масштабный резистор 4, алгебраический сумматор 5, переключатели 6 и 7, ключ 8 и блок синхронизации 9.

Вход операционного усилител 1, соединенный с вторыми обкладками интегрирующих конденсаторов 2 и 3, через резистор 4 и переключатель 7 поочередно подключаетс к первому и второму входам интегратора. Выход операционного усилител 1 синхронно с входом через переключатель 6 поочередно соедин етс с первыми обкладками конденсаторов 2 и 3, которые подключены к суммирующему и вычитающему входам алгебраического сумматора 5. Управление переключател ми 6, 7 и ключом 8, расположенным между входом и выходом операционного усилител 1, осуществл етс блоком синхронизации 9.

Интегратор работает следующим образом . На первом выходе блока синхронизации 9, подключенном к переключател м 6 и 7, формируетс последовательность пр моугольных импульсов со скважностью, равной двум, При наличии нулевого уровн напр жени на управл ющих входах переключателей они оба наход тс в верхнем положении. При этом сигнал с входа Вх.1 интегрируетс операционным усилителем 1, в цепь обратной св зи которого включен конденсатор 2.

При по влении единицы на выходе блока синхронизации 9 переключатели 6 и 7 переход т в нижнее положение, и второй входной сигнал с Вх.2 интегрируетс операционным усилителем 1 с конденсатором 3 в цепи обратной св зи. Конденсатор 2 в это врем фиксирует первый выходной сигнал.

После возвращени ключей 6 и 7 в верхнее состо ние (при по влении на их управл ющих входах нулевого уровн напр жени ) продолжаетс интегрирование сигнала с Вх.1 на конденсаторе 2, а конденсатор 3 фиксирует напр жение второго выходного сигнала.

Алгебраический сумматор 5 служит дл получени разности между напр жением, обусловленным зар дом конденсатора 2, и напр жением, обусловленным зар дом конденсатора 3.

За врем периода импульсной последовательности на конденсаторах 2 и 3 накапливаетс зар д как за счет интегрировани сигналов на Вх.1 и Вх2, так и за счет дрейфа, обусловленного операционным усилителем 1.

Поскольку выходной сигнал равен разности напр жений на конденсаторах 2 и 3, то в выходном сигнале ошибка дрейфа операционного усилител 1 не содержитс . Алгебраический сумматор 5 имеет коэффициент усилени , равный единице, и его собственный дрейф не вносит заметных погрешностей в выходной сигнал.

Дл обеспечени высокой точности интегрировани частота импульсной последовательности блока синхронизации 9 должна быть значительно выше частоты переменной составл ющей входных сигналов.

Ключ 8, управл емый с второго выхода блока синхронизации 9, предназначен дл сброса напр жени на выходе интегратора по окончании заданного времени интегрировани .

Claims

Формула изобретени

Интегратор, содержащий операционный усилитель, первый и второй интегрирующие конденсаторы, масштабный резистор , алгебраический сумматор, выход которого вл етс выходом интегратора, а суммирующий и вычитающий входы соединены с первыми обкладками соответственно первого и второго интегрирующих конденсаторов , втора обкладка первого конденсатора

соединена с входом операционного усилител и с первым выводом масштабного резистора , отличающийс тем, что, с целью повышени точности и расширени области применени , за счет возможности

интегрировани разности напр жений, в него введены первый и второй переключатели , ключ и блок синхронизации, выход операционного усилител через первый переключатель соединен со свободными обкладками первого и второго интегрирующих конденсаторов, а второй вывод масштабного резистора через второй переключатель соединен с первым и вторым входами интегратора , причем управл ющие входы переключателей соединены с первым выходом блока синхронизации, второй выход которого соединен с управл ющим входом ключа, включенного между входом и выходом операционного усилител .