SU1725373A1 - Устройство дл контрол последовательностей импульсов - Google Patents

Abstract

Изобретение относитс  к автоматике и цифровой технике и предназначено дл  проверки сложных блоков синхронизации, контроллеров, датчиков информации, используемых в автоматизированных системах управлени , обработки информации, св зи. Цель изобретени  - расширение области применени  устройства путем обеспе- чени  возможности агрегатировани  устройств при увеличении числа контролируемых последовательностей и повышени  достоверности контрол . Цель достигаетс  введением в устройство шифратора, регистра , второго одновибратора, буферного элемента , третьего, четвертого и,п того элементов ИЛИ, группы одновибраторов, триггера и их св зей. Достоверность достигаетс  за счет обеспечени  обнаружени  и фиксации номера входа, по которому поступил ложный сигнал. 3 ил. (/ С

Description

Изобретение относитс  к области автоматики и цифровой техники и предназначе- но дл  проверки сложных блоков синхронизации, контроллеров, датчиков информации , используемых в автоматизированных системах управлени , обработки информации, св зи.

Цель изобретени  - расширение области применени  устройства путем обеспече- ни  возможности агрегатировани  устройств при увеличении числа контролируемых последовательностей и повышение достоверности контрол ,

Сущность изобретени  состоит в обеспечении возможности наращивани  числа входов контролируемых последовательностей путем соединени  однотипных агре- гатированных устройств контрол  последовательностей импульсов без введени  схемных изменений внутри устройства

и без использовани  дополнительных элементов , а также повышении достоверности контрол  за счет обеспечени  обнаружени  и фиксации номера входа, по которому поступил ложный сигнал.

Введение в устройство приоритетного шифратора и его св зей обеспечивает определение номера входа, по которому поступил ложный сигнал.

Введение второго одновибратора, буферного элемента и их св зей позвол ет сформировать импульс записи номера входа , по которому поступил ложный импульс в регистр, а также импульс на сигнальном выходе устройства.

Введение регистра и его св зей позвол ет зафиксировать номер входа, по которому поступил ложный сигнал, и выдать его на информационный выход устройства.

XI

ND СЛ СО

XI

со

В ведение третьего, четвертого и п того элементов ИЛИ и их св зей обеспечивают агрегатирование устройств с целью наращивани  числа входов контролируемых последовательностей без введени  схемных изменений внутри устройства и без изменени  внешних дополнительных элементов.

Введение группы одновибраторов позвол ет обеспечить надежную запись номера канала, по которому поступил ложный сигнал независимо от его длительности.

Введение триггера м его св зей позвол ет четко выделить интервал контрол  последовательности .

На фиг.1 приведена функциональна  схема устройства: на фиг.2 - функциональна  схема устройства контрол  n x К последовательностей, реализованного объединением n предлагаемых устройств дл  контрол  К-входовых последователь- ностей; на фиг.З - пример размещени  ин- формации дл  контро л  одной последовательности в блоках пам ти устройств-модулей (при ).

Устройство дл  контрол  последова- тельностей импульсов (фиг.1) содержит блок 1 пам ти, первый одновибратор 2, первый 3 и второй 4 счетчики, дешифратор 5, шифратор 6, коммутатор 7, группу элементов И 8, регистр 9, третий 10, п тый 11, четвертый 12, первый 13 и второй 14 элементы ИЛИ, второй одновибратор 15, буферный элемент 16, группу одновибраторов 17.1 - 17.п, триггер 18, вход 19 синхронизации устройства, вход 20 кода номера последовательности устройства.

Одновибратор 2 формирует на своем выходе импульс, длительность которого превышает врем  переходных процессов в счетчике 3 и блоке 1 пам ти, Он запускаетс  по заднему фронту импульса, сформированного на выходе элемента ИЛИ 14.

Счетчик 3 служит дл  записи, хранени , модификации и выдачи адреса дл  блока 1 пам ти. Запись начального адреса контро- лируемой последовательности, поступающего на D-вход счетчика 3 с входа 20 устройства, осуществл етс  по заднему фронту синхроимпульса, поступающего на вход синхронизации счетчика 3 с входа 19 устройства. Модификаци  адреса осуществл етс  путем увеличени  предыдущего адреса на единицу по заднему фронту импульса, поступающего с выхода элемента ИЛИ 11 на счетный вход счетчика 3.

Счетчик 4 предназначен дл  подсчета числа импульсов в i-м пакете контролируе- мой последовательности. Код (N-v)(rfle N- число переполнени ), поступающий на D-вход счетчика 4 с второго выхода 29 блока

1 пам ти, записываетс  по заднему фронту импульса, поступающего на его синхровход с выхода одновибратора 2. При поступлении импульса с выхода коммутатора 7 на счетный вход счетчика 4 он увеличивает свое состо ние на единицу.

Дешифратор 5 в соответствии с кодом, поступившим с первого выхода 34 ПЗУ 1, формирует управл ющие сигналы на входы коммутатора 7 и группы элементов И 8, что позвол ет различать импульсы, принадлежащие и не принадлежащие контролируемой последовательности.

Приоритетный шифратор 6 предназначен дл  формировани  кода номера ложного сигнала,-поступившего на входы 21 устройства . При одновременном поступлении двух или более сигналов на его входы (что маловеро тно ) он формирует код номера сигнала , которому установлен наибольший приоритет.

Коммутатор 7 служит дл  формировани  импульса на счетный вход счетчика 4, если поступивший на вход 21 устройства импульс соответствует контролируемой последовательности пакетов импульсов.

Группа элементов И 8 предназначена дл  выделени  ложных импульсов, поступающих на входы 21 контролируемых последовательностей . Все элементы И 8 группы, которые соответствуют запрещенным в данном цикле импульсам, открыты нулевыми сигналами с выхода дешифратора 5, поэтому любой ложный импульс, поступивший на входы 21, пройдет на выходы элементов И 8.

Регистр 9 предназначен дл  записи, хранени  и выдачи на выход 26 устройства кода номера входа, по которому поступил ложный сигнал. Запись информации в регистр 9 осуществл етс  по заднему фронту импульса с выхода одновибратора 15.

Элемент ИЛИ 10 формирует импульс на первом выходе 25 импульса сдвига устройства , если он сформирован внутри устройства , либо поступил на его вход 23.

Элемент ИЛИ 11 формирует сигнал на счетный вход счетчика 3 и элемент ИЛИ 14 при переходе к контролю очередного пакета импульсов по одному из входов 21.

Элемент ИЛИ 12 формирует импульс на втором выходе 24 импульса сдвига устройства , если он сформирован внутри устройства либо поступил на его вход 22.

Элемент ИЛИ 13 формирует сигнал при поступлении любого ложного сигнала на один или несколько входов 21.

Элемент ИЛИ 14 формирует импульс запуска одновибратора 2, если в счетчик 3 поступил новый адрес.

Одновибратор 15 формирует короткий импульс, который через буферный элемент 16 поступает на сигнальный выход устройства , а также записывает код номера входа, по которому поступил ложный сигнал в ре- гистр 9. Длительность импульса, формируемого одновибратором 15, превышает врем  переходных процессов в приоритетном шифраторе 6, но меньше длительности сигнала на выходе шифратора 6.

Буферный элемент 16 обеспечивает пропуск сигнала на выход 27 устройства.

Группа одновибраторов 17.1-17. К предназначена дл  формировани  сигналов заданной длительности, котора  обес- печивает надежную запись информации в регистр 9. Запускаютс  одновибраторы 17.1-17. К передними фронтами импульсов, поступающих с выходов элементов И 8.1- S.K соответственно.

Триггер 18 обеспечивает четкое выделение интервала контрол  последовательности импульсов. Он переключаетс  в единицу по заднему фронту импульса, поступающего на его объединенные I- и С-входы. Уста- новка триггера 18 в нуль осуществл етс  единичным сигналом, поступающим на вход R.

Устройство работает следующим образом .

Дл  построени  устройства, обеспечивающего контроль последовательностей, поступающих на m К входов, группа устройств объедин етс  так, как это показано на фиг.2. При этом число п объедин емых устройств, которые в дальнейшем будем называть модул ми 33.1 -ЗЗ.п, выбираетс  из услови  h-К т.

Перед началом функционировани  элементы пам ти всех модулей устанавливают- с  в исходное состо ние. Цепи начальной установки на фиг.1 и 2 условно не показаны.

В счетчике3 модулей33.1 -ЗЗ.п е входа (фиг.2) записываетс  начальный адрес контролируемой последовательности по синхро- импульсу, поступившему на вход 32 и далее на входы 19 всех модулей.

Из счетчиков 3 начальный адрес поступает на входы блоков 1 пам ти каждого модул  и на их выходах по вл ютс  записанные в  чейках коды. Если первый пакет импульсов должен поступить на один из входов, подключенных к i-му модулю, например j-й вход i-й группы входов, то на первом выходе блока 1 пам ти модул  33.i по витс  код номера этого входа, который поступит на вход дешифратора 5 этого модул , а с второго выхода блока 1 этого модул  будет считан код N- v, который поступит

на вход D счетчика 4. В остальных модул х 33.р(р 1,п, (р по поступившему адресу из блоков 1 пам ти будут считаны нулевые коды.

Одновременно с записью адреса в счетчик 3 синхроимпульс с входа 32 пройдет через элементы ИЛИ 14 модулей 33.1 -ЗЗ.п и запустит своим задним фронтом одновибраторы 2. Одновибраторы 2 сформируют импульсы , длительность которых превышает максимальное врем  переходных процессов в последовательно соединенных счетчике 3 и блоке 1 пам ти. В результате этого после того, как на входе счетчика 4 модул  33.i по витс  код числа N- V, по заднему фронту импульса с выхода одновибратора 2 он запишетс  в счетчик I модул  33.i. В остальных модул х счетчики останутс  в нуле . Одновременно переключаетс  в единицу триггер 18 модулей 33.1-33.п и откроет коммутаторы 7 и элементы И-8 своих модулей.

В соответствии с кодом, поступившим на вход дешифратора 5 модул  33.i , он сформирует единичный сигнал на i-м выходе и нулевые - на остальных выходах. В результате i-й выходной сигнал дешифратора 5 откроет i-й информационный вход коммутатора 7 модул  33.i и закроет элемент И 8.L В остальных модул х на входы дешифраторов 5 поступ т нулевые коды, поэтому коммутаторы 7 этих модулей будут закрыты, а элементы-И 8.1 - 8.К открыты. При правильной реализации контролируемой последовательности на j-й .информационный вход группы входов 21 будет поступать пакет импульсов. Импульсы будут проходить через коммутатор 7 на счетный вход счетчика 4 модул  33.i, увеличива  каждый раз его состо ние на единицу. При поступлении последнего -го импульса пакета на выходе счетчика 4 сформируетс  импульс переполнени /который пройдет через элемент ИЛИ 11 на счетный вход счетчика 3 и увеличит его состо ние на единицу, а также запустит одновибрато.р 2 модул  33.i. Одновременно импульс переполнени  через элемент ИЛИ 10 пройдет на выход 25 модул  33.i и в результате этого поступит во все модули 33.i 33.1-1, а через элемент ИЛИ 12 пройдет на выход 24 и поступит в модули 33.1+1 - ЗЗ.п.

Таким образом, по импульсу переполнени , сформированному счетчиком 4 модул  33.i, увеличат свое состо ние на единицу все счетчики 3 модулей 33.1 - ЗЗ.п. Считанные по новому адресу, коды с выходов блоков пам ти 1 поступ т на входы дешифраторов 5 и счетчиков 4 своих модулей и по импульсам, сформированным одно- вибраторами 2, запишутс  в счетчики 4, В

результате устройство перейдет к контролю поступлени  очередного пакета импульсов. В дальнейшем устройство будет функционировать аналогично описанному выше.

По окончании контролируемой прследо- вательности с выходов блоков 1 пам ти всех модулей 33.1 - 33.п будут считаны нулевые коды, В результате на всех выходах дешифраторов 5 (кроме нулевых, которые не используютс ) будут присутствовать нулевые сигналы и коммутаторы 7 всех модулей будут закрыты, а все элементы И 8 будут открыты. Поэтому любой импульс, поступивший на выход 21 модулей 33.1 -ЗЗ.п, сформирует сигнал ошибки на выходе 30 устройства. По окончании интервала контрол  на вход 31 устройства поступит импульс , который пройдет на вход 28 всех модулей и сбросит триггеры 18 в нуль. Устройство прекратит функционирование до момента начала контрол  очередной последовательности .

Рассмотрим более подробно процесс формировани  сигнала ошибки и кода номера канала, по которому он поступил.

Если контролируема  последовательность будет искажена в любой момент интервала контрол , то очередной импульс поступит на один из входов 21 модулей 33.1-33.п. Так как этот импульс не принад- лежит контролируемой последовательности , то он пройдет через один из элементов И 8 (например, элемента И 8,т модул  33.1) и своим передним фронтом запустит одно- вибратор 17.m и одновибратор 15 модул  33. В результате этого на выходе шифратора 6 по витс  код номера входа, по которому поступил ложный импульс, который по заднему фронту импульса с выхода одновиб- ратора 15 запишетс  в реристр 9 модул  33.1. Одновременно импульс с выхода одно- вибратора 15 откроет буферный элемент 16 и пройдет через него на выход 30 устройства , сигнализиру  об ошибке.

Код номера входа, по которому посту- пил ложный импульс, будет выдан на выходе 26 модул  33.1.

Если в дальнейшем на входы этого же модул  поступит еще один ложный импульс, то номер выхода вновь запишетс  в регистр 9, а на выход 27 модул  и далее на выход 30 устройства поступит сигнал ошибки.

Если на входы одного из модулей 33.1 - ЗЗ.п одновременно поступ т несколько ложных импульсов, то шифратор 6 выделит код номера входа, которому присвоен наибольший приоритет (среди поступивших ложных импульсов) и его номер запишетс  в регистр 9 и поступит на выход 26.

Формул а изобретени  Устройство дл  контрол  последовательностей импульсов, содержащее блок пам ти, первый и второй счетчики, дешифратор , коммутатор, группу элементов И, первый и второй элементы ИЛИ, первый одновибратор, причем входы контролируемой последовательности устройства соединены с группой информационных входов коммутатора и первыми пр мыми входами элементов И группы, первый выход блока пам ти соединен с входом дешифратора, выходы которого соединены с первой группой управл ющих входов коммутатора и инверсными входами элементов И, группы выходов которых соединены с входом первого элемента ИЛИ, выход коммутатора соединен со счетным входом первого счетчика, второй выход блока пам ти соединен с информационным входом первого счетчика, вход синхронизации устройства соединен с первым входом второго элемента ИЛИ и входом синхронизации второго счетчика, выход которого соединен с адресным входом блока пам ти, выход второго элемента ИЛИ соединен через первый одновибратор с синхровходом первого счетчика, вход кода номера последовательностей устройства соединен с информационным входом второго счетчика, отличающеес  тем, что, с целью расширени  области применени  устройства путем обеспечени  возможности агрегатировани  устройств при увеличении числа контролируемых последовательностей и повышени  достоверности контрол , в него дополнительно введены шифратор, регистр, второй одно- вибратор, третий, четвертый и п тый элементы ИЛИ, группа одновибраторов, триггер, причем выходы элементов И группы соединены с входами одновибраторов группы, выходы которых соединены с входами приоритетного шифратора, выход которого соединен с информационным входом регистра,.выход первого элемента ИЛИ соединен через второй одновибратор с синхровходом регистра и  вл етс  выходом ошибки устройства, выход регистра  вл етс  выходом кода номера входа ложного сигнала устройства, выход переполнени  первого счетчика соединен с первыми входами третьего, четвертого и п того элементов ИЛИ, первый выход импульса сдвига устройства соединен с вторым входом п того элемента ИЛИ и вторым входом третьего элемента ИЛИ, выход которого  вл етс  первым выходом импульса сдвига устройства , второй вход импульса сдвига устройства соединен с третьим входом п того лемента ИЛИ и с вторым входом четвертого элемента ИЛИ, выход которого  вл етс  вторым выходом импульса сдвига устройства , выход п того элемента ИЛИ соединен с вторым входом второго элемента ИЛИ и

ненными I- и С-входами триггера, выход которого соединен с второй группой управл ющих входов коммутатора и вторыми пр мыми входами элементов И группы,

счетным входом второго счетчика, выход 5 вход признака конца контрол  устройства первого одновибратора соединен с объеди- соединен со входом R-триггера.

ненными I- и С-входами триггера, выход которого соединен с второй группой управл ющих входов коммутатора и вторыми пр мыми входами элементов И группы,

U.I

ТАЛ

«.S

Л.

Si-S

Claims (1)

1. Формул а изобретения

   Устройство для контроля последовательностей импульсов, содержащее блок памяти, первый и второй счетчики, дешифратор, коммутатор, группу элементов И, первый и второй элементы ИЛИ, первый одновибратор, причем входы контролируемой последовательности устройства соединены с группой информационных входов коммутатора и первыми прямыми входами элементов И группы, первый выход блока памяти соединен с входом дешифратора, выходы которого соединены с первой группой управляющих входов коммутатора и инверсными входами элементов И, группы выходов которых соединены с входом первого элемента ИЛИ, выход коммутатора соединен со счетном входом первого счетчика, второй выход блока памяти соединен с информационным входом первого счетчика, вход синхронизации устройства соединен с первым входом второго элемента ИЛИ и входом синхронизации второго счетчика, выход которого соединен с адресным входом блока памяти, выход второго элемента ИЛИ соединен через первый одновибратор с синхровходом первого счетчика, вход кода номера последовательностей устройства соединен с информационным входом второго счетчика, отличающееся тем, что, с целью расширения области применения устройства путем обеспечения возможности агрегатирования устройств при увеличении числа контролируемых последовательностей и повышения достоверности контроля, в него дополнительно введены шифратор, регистр, второй одновибратор, третий, четвертый и пятый элементы ИЛИ, группа одновибраторов, триггер, причем выходы элементов И группы соединены с входами одновибраторов группы, выходы которых соединены с входами приоритетного шифратора, выход которого соединен с информационным входом регистра,.выход первого элемента ИЛИ соединен через второй одновибратор с синхровходом регистра и является выходом ошибки устройства, выход регистра является выходом кода номера входа ложного сигнала устройства, выход переполнения первого счетчика соединен с первыми входами третьего, четвертого и пятого элементов ИЛИ, первый выход импульса сдвига устройства соединен с вторым входом пятого элемента ИЛИ и вторым входом третьего элемента ИЛИ, выход которого является первым выходом импульса сдвига устройства, второй вход импульса сдвига устройства соединен с третьим входом пятого элемента ИЛИ и с вторым входом четверто го элемента ИЛИ, выход которого является вторым выходом импульса сдвига устройства, выход пятого элемента ИЛИ соединен с вторым входом второго элемента ИЛИ и счетным входом второго счетчика, выход 5 первого одновибратора соединен с объеди ненными I- и С-входами триггера, выход которого соединен с второй группой управляющих входов коммутатора и вторыми прямыми входами элементов И группы, вход признака конца контроля устройства соединен со входом R-триггера.

   Шиг.1

   Фаг. 2

   CPuv Ъ