SU798785A1 - Устройство дл вывода информации - Google Patents

Description

ограничени  на взаимное расположение и длительность сигналов в управл юще и информационнь1х каналах св зи. С другой стороны, необходимость увеличени  длительности сигнала в управл ющем канале св зи уменьшает быстродействие устройства, что приводит к увеличению времени передачи информации , а это, в свою очередь, - к снижению помехоустойчивости и надежности работы устройства.

Наиболее близким по технической сущности к данному устройству  вл етс  устройство дл  передачи информации , содержащее два триггера, п ть элементов И, элемент НЕ, два информационных входа, блок управлени , две шины синхроимпульсов 2.

Недостатком этого устройства  вл етс  низка  помехоустойчивость, поскольку в нем не обеспечена защита от помех различной пол рности. В св зи с этим, поступление помехи низкого уровн  и, соответственно, по вление разрешающего сигнала на выходе элемента НЕ в момент поступлени полезных сигналов на информационные входы устройства, приводит к формированию ложного сигнала на выходе устройства. Кроме того, длительность полезного сигнала на информационных входах устройства должна превышать длительность периода следовани  синхронизирующих сигналов на выходах блока управлени , поскольку синхронизирующим сигналом с выхода блока управлени  осуществл етс  опрос информационных входов устройства, что требует об зательного совпадени  во времени указанных сигналов. Это в свою очередь, ограничивает быстродействие устройства, что приводит к увеличению времени передачи информации и к снижению надежности работы устройства.

Цель изобретени  - повышение, помехоустойчивости и надежности работы- устройства.

Поставленна  цель достигаетс  тем что в устройство, содержащее блок управлени , первый выход которого соединен через первый элемент И с первым нулевым входом первого триггера, второй триггер, единичный и первый нулевой входы которого соединены соответственно с выходами второго и третьего элементов И, четвертый и п тый элементы И, первые входы которых соединены соответственно с первым и вторьа информационными входами устройства и элемент НЕ, введены п ть триггеров, п т1 элементов И, з1лемент равнозначности и буферный блок, выходы которого  вл ютс  группой информационных выходов устройства , причем единичный выход второго триггера непосредственно соединен со вторым входом первого элемента И, через, шестой элемент И - с выходом

сигнала ошибки устройства, а через седьмой элемент И - с первым входом блока управлени , нулевой выход второго триггера соединен с первым входом BocbMqro элемента И, выходом соединенного с единичным входом первог триггера, единичны выход которого соединен с первым входом второго элемента И, а нулевой выход - с первым входом третьего элемента И, выход четвертого элемента И соединен с единичным входом третьего триггера и со вторым входом второго элемента И, третий вход которого соединен с выходом п того элемента И и с единичным входом четвертого триггера, входы дев того элемента И соединены соответственно с единичньом выходом третьего триггера и нулевым выходом четвертого триггера, а выход - с информационным входом буферного блока входы элемента равнозначности соединены соответственно с единичными и нулевыми выходами третьего и четвертого триггеров, а выход - непосредственно со вторым входом седьмого элемента И и через элемент НЕ - со вторым входом шестого элемента И, первый вход дес того элемента И соединен с первым управл ющим входом устройства, а выход - с четвертым входом второго элемента И и единичным входом п того триггера, выход которого соединен со вторым входом восьмого элемента И, второй вход блока управлени  соединен с первой входной шиной синхроимпульсов и с третьим входом восьмого элемента И, четвертый вход которого соединен с выходом шестого триггера, п тый вход второго элемента И соединен со второй шиной синхроимпульсов и с третьим входом блока управлени , первый вход которого соединен с первым управл ющим входом буферного блока, второй выход - со вторым входом третьего элемент И, с единичным входом шестого триггера и со вторым управл ющим входом буферного блока, третий выход - с первыми нулевыми входами третьего, четвертого, п того и шестого триггеров, четвертый выход - с нулевым входом седьмого триггера, п тый выход - с третьим управл ющим входом буферного блока, а шестой выход - с первым единичным входом седьмого триггера, единичный выход которого соединен со вторыми входами четвертого, п того и дес того элементов И, второй единичный вхо седьмого триггера соединен со вторьм нулевыми входг1ми первого шестого триггеров, со входами установки в состо ние О блока управлени  и буферного блока и со вторым управл ющим входом устройства.

При этом блок управлени  содержит элемент И, регистр сдвига, первый, 65 второй и третий входы которого  вл  ютс  соответственно первым, вторьом третьим входами блока, а выходы - с ответственно первым, вторым, третьим п тым и шестым выходами блока, счет чик числа символов, первым входом соединенный с первым входом блока, вторым входом - с четвертым входом регистра сдвига и входом установки в состо ние О блока, а выходом с п тым входом регистра сдвига и пер вым входом элемента И, второй вход и выход которого соединены соответственно с третьим и четверым выходами блока. Кроме того, буферный блок содержит два регистра и группу элементов И, выходы которых  вл ютс  вующими выходами блока, а первые входы соединены с выходами соответст вующих разр дов первого регистра, пе вый и второй входы которого соединены соответственно с информационным и первым управл ющим входами блока выходы соответствующих разр дов - с группой входов второго регистра,груп па входов - с группой выходов второго регистра, первым входом соединенного со вторым управл ющим входом блока, а вторым входом - с третьим входом первого регистра и входом установки в состо ние О блока. На чертеже представлена блок-схе ма устройства. Устройство дл  выьода информации содержит триггеры 1-7, блок 8 управлени , элементы И 9-18, элемент 19 равнозначности, буферный выходной блок 20, элемент НЕ 21, первый 22 и второй 23 информационные входы устро ства , первый 24 и второй 25 управл ющие входы устройства, выходы 2631блока В управлени , входные шины 32и 33 синхроимпульсов, информационный выход 34 устройства, выход 35 сигнала ошибки устройства. Блок 8 управлени  содержит регист 36 сдвига, счетчик 37 числа символов и элемент И 38. Элемент 19 равнознач ности содержит элементы И 39 и элемент ИЛИ 40. Выходной блок 20 содержит регистры 41, 42 и элементы И 43 группы, число которых равно числу разр дов в регистре 41. Устройство работает следующим образом . В исходном состо нии все триггеры устройства, которые могут быть выполнены , например, в базисе элементо И-ИЛИ-НЕ, наход тс  в состо нии О. Перед начётом передачи информации на вход 25 устройства поступает сигнал сброса, который устанавливает в состо ние 1 триггер 7, подтверждает состо ние триггеров 1-6 блока 8, выходного блока 20 и, тем самым, подготавливает элементы И 12, 13, 18 к прохождению сигналов. После этого на вход 22 поступает сигнал, соответствующий коду 1 передаваемогг сигнала информации. В случае передачи кода О информационный сигнал поступает соответственно только на вход 23. Одновременно с сигналом, поступающим на первый или второй информационные входы устройства, на вход 24 поступает тактирующий сигнал, сопровождающий каждый символ передаваемой информации. С поступлением кода 1 в передаваемом символе информации триггеры 3 и 5 устанавливаютс  в состо ние 1, при этом формируетс  сигнал на выходе элемента И 17, поскольку оба его входа оказываютс  подготовленными . Сигнал с выхода элемента И 17 поступает на информационный вход выходного блока 20 и далее на выход регистра 41. Регистры 41, 42 предназначены дл  преобразовани  поступающего последовательного кода в параллельный , а элементы И 43 - дл  передачи параллельного кода на выходы 34 к какому-либо внешнему абоненту, например запоминающему устройству. При установке триггера 5 в состо ние 1 элемент И 16 оказываетс  полностью подготовленным, поскольку тритеры 2 и б наход тс  в состо нии О и сигналами с их нулевых выходов подготовлены соответствующие входы элемента И 16. Очередной синхроимпульс , поступающий на шину 32 сдвинутый относительно синхроимпульса, поступающего на шину 33, на половину периода следовани , проходит через элемент И 16 на единичный вход триггера 1 и устанавливает его в состо ние 1. Сигналы с его единичного выхода подготавливают элемент И 10, через который поступление сигналов с шины 33 начинаетс  только после спада заднего фронта тактирующего сигнала, поступающего на вход 24, и заднего фронта информационного сигнала, поступающего на вход 22. После спада заднего фронта указанных сигналов, на выходах элементов И 12 и 18 по вл етс  разрешающий сигнал и, тем самым, подготавливаетс  элемент И 10 через который очередной синхроимпульс с шины 33 проходит на единичный вход триггера 2. Если при поступлении сигнала на вход 22 на входе 23 отсутствует ложный сигнал, то триггеры 3, 4 наход тс  в противоположных состо ни х. В св зи с тем, что входы одного из элементов И 39 элемента 19 равнозначности соединены с нулевыми выходами триггеров 3, 4, а входы другого элемента И 39 - с единичными выходами тех же триггеров, то при противоположных состо ни х триггеров 3 и 4 сигнал на выходе элемента 19 равнозначности становитс  разрешающим дл  элемента И 15. Поскольку элемент И 15 подготовлен, сигнал с единичного выхода триггера 2 проходит на первый вход блока 8, а на выход 35 сигнала ошибки через элемент И 14 не проходит, так как последний закрыт эапрешающим сигналом с выхода элемента НЕ 21. С порогового выхода блока 8 сигнал поступает соответственно на вход регистра 36 сдвига, после чего начинаетс  формирование сигналов на его выходах и соответственно на выходах 26, 27, 28 блока 8. Одновременно с выхода элемента И 15 сигнал поступает на вход счетчика 37, предназначенного дл  фиксации момента окончани  заданного количества сиволов информации. Сигнал на выходе 26 блока 8, формируемый синхронно с синхроимпульсом на шине 32, поступает на первый вход элемента И 9 и проходит на первый нулевой вход триггера 1, поскольку элемент И 9 подготовлен сигналом с единично1о выхода триггера 2. При установке триггера 1 в состо ние О, подготавливаетс  элемент И 11, и второй сигнал, формируемый на выходе 27 блока 8 синхронно с синхроимпульсом на шине 33, проходит через элемент И 11 на первый нулевой вход триггера 2 дл  установки его в исходное состо ние. Одновременно с установкой триггера 2 в состо ние О сигналов с выхода 27 блока 8 осуществл етс  установка в состо ние 1 триггера б, сигнал с нулевого выхода которого закрывает элемент И 16. В св зи с этим, исключаетс  повторна  установка в состо ние 1 триггера 1, а следовательно, и повторный запуск блока 8, в случае если к этому моменту времени сигнал на входе 25 еще присутствует. Кроме того, сигналы с выходов 26, 27 поступают на управл ющие входы выходного блока 20 и далее на входы регистров 41, 42 дл  преобразовани  кода.

Преобразование кода в выходном блоке 20 осуществл етс  следующим образом.

При поступлении сигнала с выхода 26 в первый разр д регистра 41 вноситс  код, поступающий на информационный вход выходного блока 20 с выхода элемента И 17, а со второго по М-ый разр д - код из регистра 42, который имеет на один разр д меньше, чем регистр 41. При поступлении сигнала с выхода 27 в первый разр д регистра 42 вноситс  код из первого разр да регистра 41, а в М-ый разр д регистра 42 - код из М-1-го разр да регистра 41. Сигналом, формируемым на выходе 28, осуществл етс  установка триггеров 3-6 в состо ние О тем самым, завершаетс  цикл приема одного символа информации. Задержка формировани  сигнала на выходе 28 блока 8 выбираетс  таким образом, чтобы сброс триггеров 3-6 происходил после окончани  переходных процессов

которые возможны при спаде заднего фронта входных сигналов из-за вли ни  линии св зи, подключаемой к информационным входам 22, 23 и к управл ющему входу 24 устройства. Тем сас мым исключаетс  вли ние помех, формируемых при спаде заднего фронта входных сигналов на работоспособность устройства.

Функционирование узлов устройства

при передаче кода О осуществл етс  аналогично, при этом входные сигналы поступают на входы 23 и 24 устройства , а затем - соответственно на входы триггеров 4 и 5. Сигнал с единичного выхода триггера 5 через элемент

5 И 16 осуществл ет установку в состо ,- ние 1 триггера 1, сигнал с единичного выхода которого, в свою очередь. приводит к установке в состо ние 1 -триггера 2 и запуску блока 8 управлени . На выходах 26-28 блока 8 снова начинаетс  формирование очередной группы синхронизирующих сигналов, и цикл работы устройства повтор етс . После приема группы символов информации, например, соответствующей управл ющему или информационному слову , передаваемому из ЦВМ, на выходе счетчика 37 формируетс  сигнал, разрешающий формирование группы сигналов на выходах 29, 30, 31 блока 8.

Сигнал, формируемый на выходе 29 синхронно с сигналом на выходе 28, устанавливает в состо ние О триггер 7 и, тем самым, запрещает поступление сигналов на единичные входы триггеров 3, 4 и 5 со входов 22, 23 и

24 устройства соответственно. Второй сигнал, .формируемый на выходе 30, осуществл ет передачу кода из регистра 41 через элементы И 43 на выход

0 34, а третий сигнал с выхода 31 осуществл ет установку триггера 7 в состо ние 1 дл  подготовки устройства к приему следующей группы символов входной информации.

5 в случае, если в момент поступлени  импульса на вход 22 поступает сигнал помехи на вход 23, то оба триггера 3 и 4 оказываютс  в состо нии 1, в результате чего на выхоQ де элемента 19 равнозначности формируетс  сигнал, который запрещает поступление сигнала с единичного выхода триггера 2 через элемент И 15 на запуск блока 8. Тем же сигналом

- с выхода элемента 19 равнозначности поступающим на вход элемента НЕ 21, разрешаетс  поступление сигнала с единичного выхода триггера 2 через элемент И 14 на выход 35. Сигнал ошибки используетс , например, дл 

0 построени  передачи. В этом случае на вход 25 поступает сигнал сброса, к.оторый устанавливает в состо ние 1 триггер 7 и подтверждает состо ние О всех остальных узлов устройства. Затем начинаетс  цикл передачи информации, как было описано выше.

Если сигнал помехи формируетс  на входе 24 устройства при отсутствии сигналов на входах 22 и 23, то оба триггера 3 и 4 остаютс  в состо нии О, и на выходе элемента 19 равнозначности также формируетс  запрещающий сигнал, что, в свою очередь , приводит к формированию сигнала на выходе 35 сигнала ошибки. При одновременном воздействии сигналов помех на входы 22, 23 и 24 передача на выходы 34 устройства ложного кода также исключена. В этом случае на выходе 35 формируетс  сигнал и запрещаетс  запуск блока 8. Если же возможно по вление сигнала помехи в момент формировани  сигналов на входах 22, 23, котора  приводит, например , к кратковременному пропаданию полезных сигналов, то в этом случае также исключаетс  поступление ложной информации на выходы 34, поскольку сигнал с выхода 28 осуществл ет установку в состо ние О триггеров 35 с задержкой после спада заднего фронта входных сигналов. Момент формировани  сигнала на выходе 28 в данном случае выбираетс  с учетом длительности входных сигналов и длительности переходных процессов, возможных после спада заднего фронта входных сигналов, поскольку запуск блока 8 может произойти в момент кратковременного спада полезных сигналов.

Таким образом, устройство по сравнению с известным позвол ет исключит передачу на выходы устройства ложной информации при поступлении на информационные входы и на управл ющий вход устройства сигналов помех любой пол рности, что возможно, например , при одновременном воздействии сильных электромагнитных полей, на линии св зи, подключаемых ко входам устройства. Это достигаетс  путем обнаружени  поступлени  на входы устройства ошибочной информации в промежутках времени между моментами передачи символов одной и той же группы. Кроме того, в промежутке времени, равном длительности формировани  полезных сигналов на входах устройства, а также в промежутке вре мени после спада заднего фронта входных сигналов до момента сброса входных триггеров 3-5 и в промежутке между моментами передачи двух соседних групп символов информации достигаетс  полное исключение поступлени  на входы триггеров 3-5 сигналов помех . Тем самым повышаетс  помехоустойчивость , а следовательно, и надежность работы устройства.

Предлагаемое устройство обладает также более широкими функциональными возможност ми, поскольку оно предназначено дл  передачи как числоимпульсНого , так и любого другого кода , например позиционного.

Кроме того, в св зи с тем, что запуск основных узлов формировани  информации триггера 2, блока 8 упрэв5 лени  и выходного устройства 20 осуществл етс  после спада задних фронтов входных сигналов, устройство не критично к длительности входных сигналов . Тем самым расшир ютс  функциональные возможности устройства, а также его быстродействие что, в свою очередь, увеличивает помехоустойчивость и надежность работы устройства за- счет возможности сокращее ни  времени приема информации.

Claims (3)

1. Устройство дл  вывода информации, содержаш.ее блок управлени , первый выход которого соединен через первый элемент И с первым нулевым входом первого триггера, второй триггер, единичный и первый нулевой

5 входы которого соединены соответственно с выходами второго и третьего элементов И, четвертый и п тый элементы И, первые входы которых соединены соответственно с первым и вторым

0 информацио ными входами устройства и элемент НЕ, отличающее с   тем, что, с целью повышени  помехоустойчивости устройства, в него введены п ть триггеров, п ть элес ментов И, элемент равнозначности и буферный блок, выходы которого  вл ютс  группой информационных выходов устройства, причем единичный выход второго триггера непосредственно соединен со вторым входом первого

0 элемента И, через шестой элемент

И - с выходом сигнала ошибки устройства , а через седьмой элемент И с первьал входом блока управлени , нулевой выход второго триггера соединен с первым входом восьмого элемента И, -выходом соединенного с единичным входом первого триггера, единичный выход которого соединен с первым входом второго элемента И, а нуQ левой выход - с первым входом третьего элемента И, выход четвертого элемента И соединен с единичным входом третьего триггера и со вторым входом второго элемента и, третий вход которого соединен с выходом п 5 того элемента И и с единичным входом четвертого триггера входы дев того элемента И соединены соответственно с единичным выходом третьего триггера и нулевым выходом четвертого триггера, а выход - с информационным входом буферного блока, входы элемента равнозначности соединены .соответственно с единичными и нулевыми выходами третьего и четвертого триггеров,

5 а выход - непосредственно со вторым

входом седьмого элемента И и через элемент НЕ - со вторым входом шестого элемента И, первый вход дес того элемента И соединен с первым управл ющим входом устройства, а выход с четвертым входом второго элемента И и единичным входом п того триггера , выход которого соединен со вторым входом восьмого элемента И, второй вход блока управлени  соединен с первой входной шиной синхроимпульсов и с третьим входом восьмого элемента И, четвертый вход которого соединен с выходом шестого триггера, п тый вход второго элемента И соединен со второй шиной синхроимпульсов и с третьим входом блока управлени  первый вход которого соединен с первым управл ющим входом буферного блока , второй выход - со вторым входом третьего буферного элемента И, с единичным входом шестого триггера и со вторым управл ющим входом буферного блока, третий выход - с первым нулевыми входами третьего, четвертого , п того и шестого триггеров, четвертый выход - с нулевым входом седьмого триггера, п тый выход - с третьим управл ющим входом буферного блока, а шестой выход - с первым единичным входом седьмого триггера, единичный выход которого соединен со вторыми входами четвертого, п того и дес того элементов И, второй единичный вход седьмого триггера соединен со вторыми нулевыми входами первого шестого триггеров, со входами установки в состо ние О блока управлени  и буферного блока и со вторым управл ющим входом устройства .

2. Устройство по п. 1, отличающеес  тем, что блок управлени  содержит элемент И, регистр сдвига, первый, второй и третий входы которого  вл ютс  соответственно первым, вторым и третьим входами блока, а выходы т соответственно первым, вторым, третьим, п тым и шестым входами блока, счетчик числа символов, первым входом соединенный с первым входом блока, вторым входом с четвертым входом регистра сдвига и входом установки в состо ние О блока, а выходом - с п тым входом регистра сдвига и первым входом элемента И, второй вход и выход которого соединены соответственно с третьим и четвертым выходами блока.

3. Устройство по п. 1, отличающеес  тем, что буферный блок содержит два регистра и группу элементов И, выходы которых  вл ютс  соответствующими выходами блока, а первые входы соединены с выходами соответствующих разр дов первого регистра , первый и второй входы которого соединены соответственно с информационным и первым управл ющим входами блока, выходы соответствую цих разр дов - с группой ьходов второго регистра , группа входов - с группой выходов второго регистра, первым входом соединенного со вторым управл ющим входом блока, а вторым входом - с третьим входом первого регистра и входом установки в состо ние О блока.

Источники информации, прин тые во внимание при экспертизе

1. Авторское свидетельство СССР № 414585... кл. G 06 F 3/04, 1971.

2. Авторское свидетельство СССР № 306554, кл. Н 03 К 3/28, 1969 (про4Q тотип).