SU1674098A1 - Многоканальное устройство дл сдвига во времени совпадающих импульсов - Google Patents
Многоканальное устройство дл сдвига во времени совпадающих импульсов Download PDFInfo
- Publication number
- SU1674098A1 SU1674098A1 SU894693873A SU4693873A SU1674098A1 SU 1674098 A1 SU1674098 A1 SU 1674098A1 SU 894693873 A SU894693873 A SU 894693873A SU 4693873 A SU4693873 A SU 4693873A SU 1674098 A1 SU1674098 A1 SU 1674098A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- pulse
- pulses
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в устройствах прив зки внешних асинхронных импульсов к синхроимпульсам. Отличительной особенностью устройства вл етс возможность по влени выходных сигналов на каждом синхроимпульсе, т. е. средн частота поступлени входных сигналов может быть в два раза выше при одной и той же частоте задающего генератора импульсов. Целью изобретени вл етс повышение пропускной способности за счет обеспечени выдачи сигналов на каждом синхроимпульсе. Поставленна цель достигаетс благодар введению блока управлени , формирователей импульсов, счетчика, элемента запрета, элемента ИЛИ. 1 з.п. ф-лы, 5 ил.
Description
(Л
С
Изобретение относитс к вычислительной технике и может быть использовано в устройствах прив зки внешних асинхронных импульсов к синхроимпульсам.
Цель изобретени - увеличение пропускной способности за счет обеспечени выдачи сигналов на каждом синхроимпульсе.
На фиг. 1 приведена блок-схема устройства , на фиг. 2 - схема блока управлени , на фиг. 3 - временна диаграмма работы устройства , на которой врем to означает начало действи сигнала начального сброса (от которого не зависит работа блока управлени ); на фиг. 4 - диаграмма при максимальной задержке (минимальной длительности) выходных сигналов по отношению к входным; на фиг. 5 - то же, при минимальной задержке (при этом длительность выходного сигнала равна длительности входного).
Устройство содержит распределитель 1 импульсов, блоки 21-2м прив зки входных импульсов к синхроимпульсам, каждый из которых содержит триггеры 3 и 4, блок 5 управлени , входы 6 и 7 блока управлени (входы формирователей), выходы 8-10 блока управлени , формирователи 11 и 12 импульсов , счетчик 13. элемент И 14, элемент 15 запрета, элемент ИЛИ 16, информационные входы 17, выходы 18. тактовые входы 19 (выходы распределител ), вход 20 начальной установки и элемент НЕ 21.
Блок 5 управлени содержит триггеры 22, элементы 23 и 24 запрета, элементы И- НЕ 25 и 26 и триггер 27.
Устройство работает следующим образом .
После прихода импульса начального сброса на вход 20 триггер 3 и реверсивный
О
J
4 О Ю 00
счетчик 13 устанавливаютс в исходное нулевое состо ние. При этом на выходе элемента ИЛИ 16 по вл етс уровень, по которому триггер 4 сбрасываетс в нулевое состо ние. На выходе триггера 3 устанавли- ваетс низкий уровень, который запрещает работу формировател 11, а низкий уровень на выходе триггера 4 запрещает работу элемента И 14. В режиме самовозбуждени триггеры 27 и 22 поочередно переключаютс из единичного состо ни в нулевое, и наоборот . Частота этого триггерного генератора определ етс переходными процессами в триггерах (равна около 10 МГц дл практически реализованной схемы, собранной на элементах 555-й серии).
Входной импульс, поступающий на вход 17 канала устройства, подаетс на вход установки в 1 триггера 3 и переводит его в состо ние 1 (в момент времени ц), на пр мом выходе триггера 22 генерируютс почти пр моугольные импульсы триггерного генератора, которые поступают на выход 8. После окончани входного импульса первым же импульсом с выхода 8 блока 5 управ- лени триггер 3 устанавливаетс в нулевое состо ние, если на втором входе элемента 15 запрета нет запрещающего импульса, которым вл етс синхроимпульс с выхода 19 распределител 1 импульсов. В общем слу- чае синхроимпульс может по витьс в любой момент относительно времени по влени входного импульса. Множество этих вариантов можно свести к двум: когда эти импульсы разнесены во времени или же совпадают полностью или частично. Оба эти случа показаны на фиг. 3.
Если во врем действи входного импульса т,2. по вл етс синхроимпульс на выходе 19, то триггер 3 фиксируетс в единичном состо нии до момента окончани синхроимпульса м, хот уже в момент ta входной импульс заканчиваетс . В момент ts по переднему фронту первого же (после времени IA) импульса с выхода 8 триггер 3 устанавливаетс в нулевое состо ние.
Так как на входе формировател 11 происходит переход от высокого уровн к низкому , то на его выходе по вл етс положительный короткий импульс длитель- ностью t - ts Этот импульс подаетс на вход 6 блока 5 управлени . В общем случае длительность короткого импульса формирователей 11 и 12 должна быть больше одного периода триггерного генератора То в блоке 5 управлени . Так, например, дл практически реализованной схемы блока 5 управлени на микросхемах 155-й серии период То пор дка 100 не. Поэтому в этом случае длительность короткого импульса может быть
пор дка 200 не. Этот импульс через первый вход 6 блока 5 управлени поступает на второй вход элемента И-НЕ 25 и управл ющий вход элемента 23 запрета (фиг. 3). Элемент 23 закрыт. Триггер 27 в соответствующий момент Те не переключаетс и фиксируетс в нулевом, а триггер 22 - в единичном состо- . нии. Так как первый вход элемента И-НЕ 25 подключен к нулевому выходу триггера 22, то по всем трем входам элемента И-НЕ 25 происходит совпадение и на выходе этого элемента по вл етс импульс длительностью t - te. который подаетс на вход суммировани счетчика 13 и по которому в этом счетчике записываетс 1. Так как при этом на первом выходе счетчика уровень измен етс на противоположный, то на выходе элемента ИЛИ 16 уровень становитс противоположным, по которому триггер 4 устанавливаетс в единичное состо ние и на его выходе по вл етс разрешающий потенциал . Этим потенциалом открыт элемент И 14 по первому входу.
Длительность импульса на выходе элемента И-НЕ 25 (выход 9) определ етс дли- тельностью импульса с выхода формировател 11 и либо равна ей. когда передний фронт импульса на входе 6 совпадает с моментом переключени триггера 27 в нулевое, а триггера 22 в единичное состо ние (при этом te - ts 0), либо импульс на выходе 9 сдвигаетс в общем случае на величину , равную или меньшую периода триггерного генератора То в блоке 5 управлени , т. е. te - ts c То, и на этот промежуток времени заторможен триггерный генератор . По окончании импульса с формировател 11 снимаетс запрет ло управл ющему входу элемента 23 запрета и триггерный генератор работает снова. Если после этого момента времени и до прихода соответствующего синхроимпульса с выхода 19 распределител 1 на входе 17 по вл етс второй (врем te на фиг. 3), третий и т. д. импульсы, то все они записываютс в реверсивный счетчик 13 аналогичным образом. Длительность цикла записи второго импульса на фиг, 3 равна интервалу времени (112 - te). состоит из тех же промежуточных интервалов времени, что и цикл записи первого входного импульса за исключением, например , того, что во врем действи второго входного импульса нет синхроимпульса с выхода 19 и, следовательно, отсутствует интервал времени, аналогичный интервалу 14 12 .
Емкость реверсивного счетчитка 13 определ етс исход из максимально ожидаемой частоты входного импульса fi и частоты синхроимпульсов foe таким расчетом, чтобы
не было переполнени этого счетчика в самом худшем случае. Другим ограничением вл етс допустима дл конкретного устройства задержка в выдаче входных асинхронных импульсов, котора возникает при их прив зке к синхроимпульсам.
В момент времени из по вл етс синхроимпульс с выхода 19 распределител 1, который подаетс на вход элемента И 14 и управл ющий вход элемента 15 запрета. Этот синхроимпульс вл етс разрешающим дл элемента И 14 и запрещающим дл элемента 15 запрета. Поэтому на выходе 18 устройства по вл етс импульс, а в этот же момент времени запрещаетс установка триггера 3 в нулевое состо ние и работа формировател 11 короткого импульса. Так как импульс с выхода 18 поступает и на формирователь 12 короткого импульса, то на его выходе по вл етс короткий импульс () по заднему фронту синхроимпульса, в то врем как закрывание элемента 15 запрета происходит по переднему фронту этого синхроимпульса, в результате исключаетс ситуаци , при которой на первом и втором входах 6 и 7 блока 5 управлени могут по витьс импульсы строго в один и тот же момент времени.
Входы 6 и 7 блока 5 управлени равноценны в том смысле, что при одновременном по влении импульсов на их входах равноверо тно по вление импульсов как вначале на первом разрешающем выходе 8, а затем на втором разрешающем выходе 9, так и наоборот. Это зависит от того, в каком состо нии (нулевом или единичном) находились в данный момент времени триггеры 27 и 22. Чтобы исключить эту неопределенность в последовательности по влени коротких импульсов на выходах 6 и 7, производитс запрет на по вление короткого импульса на выходе формировател 11 при по влении синхроимпульса. Короткий импульс с выхода формировател 12 поступает на второй вход элемента И-НЕ 26 и управл ющий вход элемента 24 запрета. В результате закрываетс элемент 24 запрета на входе триггера 22, поэтому триггер 22 не переключаетс и фиксируетс в нулевом, а триггер 21 - в единичном состо ни х. Так как первый вход элемента И-НЕ 26 соединен с нулевым выходом триггера 27, а третий вход соединен с единичным выходом триггера 22, то по всем трем входам элемента И-НЕ 26 происходит совпадение и на выходе этого элемента (выходе 10 блока 5 управлени ) по вл етс импульс, по которому уменьшаетс на единицу число, которое записано до этого момента времени в реверсивный счетчик 13.
Длительность импульса на выходе элемента И-НЕ 26 (tie - tis) определ етс длительностью короткого импульса с выхода формировател 12. и на этот промежуток
времени триггерный генератор заторможен .
После окончани импульса на выходе 10 (момент времени Пб) триггерный генератор блока 5 управлени работает снова и дс
0 очередного по влени синхроимпульса на выходе 19 в реверсивный счетчик 13 может быть добавлено очередное число входных импульсов. На фиг. 3 в промежуток ti - ti3 очередных входных импульсов не поступа5 ет. Начина с момента И7 повтор етс цикл декрементировани счетчика, за врем t20 - tiy он обнул етс , так как в приведенном примере записано два входных импульса. В момент времени (tie - tn) на выходе 18 по в0 л етс очередной импульс. В момент t20 обнулени счетчика на всех его информационных выходах уровни станов тс низкими, происходит совпадение по всем входам элемента ИЛИ 16 и по его выходно5 му потенциалу триггер 4 сбрасываетс . На выходе.этого триггера по вл етс запрещающий дл первого входа элемента И 14 потенциал - момент t20.
Таким образом, после того, как счетчик
Claims (2)
- 0 13 обнул етс , на выходе 18 импульс не по вл етс до тех пор, пока не по витс очередной входной импульс по входу 17. После этого цикл работы повторитс . Формула изобретени51. Многоканальное устройство дл сдвига во времени совпадающих импульсов, содержащее распределитель импульсов и блоки прив зки входных импульсов к синхроимпульсам , каждый из которых содержит0 два триггера и элемент И. проичем вход установки в 1 первого триггера i-гр (I1п) блока прив зка входных импульсов ксинхроимпульсам вл етс i-м информационным входам устройства, в каждом блоке5 прив зки входных импульсов к синхроимпульсам выход второго триггера соединен с первым входом элемента И, 1-й выход распределител импульсов соединен с вторым входом элемента И 1-го блока прив зки0 входных импульсов к синхроимпульсам, выход элемента И которого вл етс i -м выходом устройства, отличающеес тем, что, с целью увеличени пропускной способности за счет обеспечени выдачи сигналов5 на каждом синхроимпульсе, в каждый блок прив зки входных импульсов к синхроимпульсам введены блок управлени , элемент НЕ. первый и второй формирователи импульсов , счетчик, элемент запрета и элемент ИЛИ. причем выход первого триггера соединен с входом первого формировател импульсов , выход которого соединен с входом запуска блока управлени , первый выход которог о соединен с информационным входом элемента запрета, второй и третий выходы блока управлени соединены соответственно с суммирующим и вычитающим входами счетчика, разр дные выходы которого соединены с входами элемента ИЛИ, выход которого соединен с входом сброса в О второго триггера и с входом элемента НЕ. выход которого соединен с входом установки в 1 второго триггера, выход первого элемента И соединен с входом второго формировател импульсов, управл ющий вход элемента запрета соединен с вторым входом элемента И и с соответствующим выходом распределител импульсов, выход элемента запрета соединен с синхровходом пер- вого триггера, информационный вход которого соединен с шиной нулевого потенциала устройства, вход сброса в О счетчика соединен с входом сброса в О первого триггера и вл етс входом на- чальной установки устройства, выход второго формировател импульсов соединен с входом ггтанова блока управлени .2. Устройство по п. 1, отличающее- с тем, что блок управлени содержит два элемента И-НЕ, два элемента запрета и два триггера, причем выход первого элемента запрета соединен с входом сброса в О первого триггера, выход второго элемента запрета соединен с входом установки в 1 второго триггера и с первым входом первого элемента И--НЕ, инверсный выход первого триггера соединен с первым входом второго элемента И-НЕ и с информационным входом второго элемента запрета, пр мой выход второго триггера соединен с информационным входом первого элемента запрета, с вторым входом второго элемента И-НЕ и вл етс первым выходом блока, инверсный выход второго триггера соединен с вторым входом первого элемента И- НЕ и с входом установки в 1 первого триггера, третий вход второго элемента И- НЕ соединен с управл ющим входом второго элемента запрета и вл етс входом останова блока, управл ющий вход первого элемента запрета соединен с третьим входом первого элемента И-НЕ и вл етс входом запуска блока, выходы первого и второго элементов И-НЕ вл ютс соответственно вторым и третьим выходами блока.
- 6 о15fr11ЦРт:ДпшФиг.И-НЩ бход 3 ВыходU-НЕ 15, бход 1 Ц-НЕ25,8ход2(8х.6)Н-НЕ25,6ход1лгиЦ/Вых9Фиг.5Фиг 4 вдержки пах.о звдержки
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894693873A SU1674098A1 (ru) | 1989-05-22 | 1989-05-22 | Многоканальное устройство дл сдвига во времени совпадающих импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894693873A SU1674098A1 (ru) | 1989-05-22 | 1989-05-22 | Многоканальное устройство дл сдвига во времени совпадающих импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1674098A1 true SU1674098A1 (ru) | 1991-08-30 |
Family
ID=21448780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894693873A SU1674098A1 (ru) | 1989-05-22 | 1989-05-22 | Многоканальное устройство дл сдвига во времени совпадающих импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1674098A1 (ru) |
-
1989
- 1989-05-22 SU SU894693873A patent/SU1674098A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР N 1476453.кл. G 06 F 1/04, 1988. Авторское свидетельство СССР № 1325454,кл. G 06 F 3/00,1986. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4124820A (en) | Asynchronous digital delay line | |
SU1674098A1 (ru) | Многоканальное устройство дл сдвига во времени совпадающих импульсов | |
SU788409A1 (ru) | Устройство фазировани | |
SU1158968A1 (ru) | Устройство дл коррекции сигналов времени | |
SU1405104A1 (ru) | Устройство дл формировани серий импульсов | |
SU1132369A2 (ru) | Делитель импульсов | |
SU1243129A1 (ru) | Резервированный делитель частоты | |
SU1758866A2 (ru) | Селектор импульсов по длительности | |
SU1019634A1 (ru) | Устройство дл переключени каналов | |
SU1051695A1 (ru) | Устройство дл тактовой синхронизации и выделени пачки импульсов | |
RU2028727C1 (ru) | Устройство для коррекции фазы | |
RU1793543C (ru) | Управл емый делитель частоты следовани импульсов | |
SU1109928A2 (ru) | Дискретное устройство синхронизации | |
SU1167523A1 (ru) | Фазовый дискриминатор | |
SU1432452A1 (ru) | Измеритель длительностей пачек импульсов | |
SU1689953A1 (ru) | Устройство дл резервировани генератора | |
SU1661714A1 (ru) | Устройство дл измерени интервалов между центрами импульсов | |
SU875616A1 (ru) | Селектор импульсов | |
SU917324A1 (ru) | Устройство дл синхронизации импульсов | |
SU1732332A1 (ru) | Устройство дл контрол многоканальных импульсных последовательностей | |
SU900337A1 (ru) | Многоканальное программное реле времени | |
SU1256175A1 (ru) | Устройство дл задержки импульсов | |
SU1476453A1 (ru) | Устройство дл синхронизации приема асинхронных сигналов | |
SU1267595A2 (ru) | Генератор псевдослучайной М-последовательности | |
SU1085005A2 (ru) | Устройство дл цикловой синхронизации |