SU1667064A1

SU1667064A1 - Веро тностный интегратор

Info

Publication number: SU1667064A1
Application number: SU894749363A
Authority: SU
Inventors: Олег Петрович Танцоров; Наум Григорьевич Черногуз
Original assignee: О.П. Танцоров и Н.Г. Черногуз
Priority date: 1989-06-23
Filing date: 1989-06-23
Publication date: 1991-07-30

Abstract

Изобретение относитс к измерительной технике. Цель изобретени - повышение точности. Изобретение позвол ет повысить точность измерени математического ожидани методом статистических испытаний. При этом повышение точности достигаетс адаптацией диапазона вспомогательного случайного процесса к математическому ожиданию измер емого случайного сигнала с центрированием этого процесса на величину текущей оценки математического ожидани измер емого случайного сигнала параллельно с использованием знакового метода оценивани среднего в зоне нечувствительности метода статистических испытаний. Интегратор содержит блок сравнени 1, блоки усреднени 2, 4, блок 3 масштабировани , блок умножени 5, блок 6 вычислени диапазона вспомогательного сигнала, аналоговые блоки 8, 9 пам ти, блоки 10, 12 сложени , блок 11 вычитани , ключ 13, блок 14 знаковой оценки среднего, генератор 15 тактовых импульсов. 3 ил.

Description

:t

JTF1 -

Т .- - - - -

4W

е

о о VI

о о

Јь

4cmAwu

Изобретение относитс к области измерений , контрол и управлени и может найти применение в информационно-измерительной технике, радиотехнике и приборостроении .

Цель изобретени - повышение точности .

Принцип действи интегратора заключаетс в следующем. Заданному отклонению б середины диапазона А генерируемого вспомогательного равномерно распределенного процесса, от математического ожидани измер емого случайного сигнала, соответствует оптимальное значение А Aopt при котором погрешность стохастического интегрировани (усреднени ) минимальна. Поэтому, использу центрирование вспомогательного процесса по текущей оценке математического ожидани измер емого случайного сигнала, можно повысить точность стохастического интегрировани . Однако по мере уменьшени д соответственно будет уменьшатьс Л Aopt и при некотором А Aopt близком к нулю процесс интегрировани практически остановитс . Чтобы обеспечить интегрирование при малых значени х Арсогда текущие наблюдени не попадают в пределы A Aopt необходим учет этих наблюдений с помощью метода, не св занного с шириной диапазона А (например, метода знакового интегрировани ). С этой целью в интеграторе одновременно реализованы оба метода усреднени : при попадании текущих значений измер емого процесса в пределы диапазона они обрабатываютс методом статистических испытаний, а при попадании вне предела указанного диапазона - знаковым методом; в качестве результирующего значени используетс взвешенна сумма обоих типов оценок.

Эмпирическа зависимость между А и отклонением 6 получена экспериментальным путем и описываетс регрессионным уравнением Aopt 0,27 + 5,6 6 - 1,54 .

На фиг, 1 приведена структурна схема интегратора; на фиг. 2 - функциональна схема блока вычислени диапазона вспомогательного сигнала; на фиг. 3 - функциональна схема блока знаковой оценки среднего.

Интегратор содержит (фиг. 1)блок 1 сравнени , блок 2 усреднени , блок 3 масштабировани , блок4 усреднени , блок 5 умножени , блок 6 вычислени диапазона вспомогательного сигнала, генератор 7 шума, аналоговые блоки 8-9 пам ти, блок 10 сложени , блок 11 вычитани , блок 12 сложени , ключ 13, блок 14 знаковой оценки среднего, генератор 15 тактовых импульсов.

Блок 6 (фиг. 2) содержит узел 16 определени абсолютного значени , умножители

17-19, регистры 20-22 пам ти, сумматор 23, блок 14 (фиг. 3) содержит умножители 24,25, вычитатель 26, сумматор 27, элементы 28,29 сравнени , элемент ИЛИ 30, усреднители

31, 32, вычитатель 33, регистры 34, 35 пам ти .

Интегратор работает следующим образом .

Измер емый сигнал поступает одновре0 менно на вход ключа 13 и на вход блока 14. В случае, когда измер емый сигнал rt в зоне диапазона А Aopt а логический сигнал ft с выхода блока 14 отсутствует, тем самым разреша работу метода статистических ис5 пытаний и запреща знаковый метод, It проходит через ключ 13 на вход блока 1 сравнени . При этом на другой вход блока 1 с выхода блока 10 сложени поступает равномерно распределенный в диапазоне

0 A Aopt/2 + Sti- Aopt/2+St центрированный на величину St случайный yt сигнал. На другой вход блока 10 сложени поступает напр жение St с выхода блока 9, который хранит текущую оценку математического ожидани

5 измер емого сигнала. Блок 1 выполн ет следующую логическую операцию

(0; rt yt х

U;r,yt

0 Логический сигнал х с выхода сравнивающего устройства 1 поступает на вход блока 2 усреднени , работающего по принципу усредн ющего звена с посто нной времени П, где т - врем скольз щего интервала

5 усреднени измер емого сигнала при условии , что Aopt на этом интервале остаетс практически неизменным.

Значение с выхода блока 2 усреднени поступает на первый вход блока 3 масштаби® ровани , осуществл ющего масштабирование усредненного на интервале rt значени измер емого сигнала в соответствии с А Aopt .выходное значение которого поступает на второй вход блока 3 масштабировани с выхода блока 8. Напр жение с выхода блока 3 масштабировани равно иВЫхЗ (иВхЗ/иВых2тах - 0.5) Aopt. Напр жение с выхода блока 4 усреднени поступает

0 на вход блока 11 вычитани и на вход блока 9. На другой вход блока 11 вычитани поступает напр жение с выхода блока 9, равное значению текущей оценки St-1 на предыдущем участке интервала скольз щего усреднени п. Напр жение с выхода блока 11 вычитани поступает на вход блока б вычитани .

Блок 6 работает, непосредственно реализу вычислени в соответствии с указанным выражением.

5

Случай запрещени метода статистических испытаний и разрешени знакового метода наступает при условии I гч - St I Aopt 12. При этом на вход первый блока 1 через ключ 13 под управлением сигнала, вырабатываемого с выхода блока 14, поступает напр жение с выхода блока 9, равное величине центрировани St.

В блоке 14 элемент 28 сравнени выполн ет следующую логическую операцию

/И;-Aopt

0;Aopt /2 + St n/t

Элемент 29 сравнени выполн ет следующую логическую операцию

-Aopt /2 + St rt i.2-4

10; Aopt/2 + St rt

Напр жение с выхода умножител 25, равное

U

вых25

Л. (л Г11 Г1

U/Lldt-Ј/L2dt, О I И 0И оI

вл етс выходным напр жением блока 14, которое поступает на выход блока 14 и с него поступает на вход блока 12 сложени . В момент включени в блок 8 заноситс начальное значение (возможно максимальное) А, а блок 9 обнул етс . Синхронно включаетс и генератор 15 тактовых импульсов, который выдает строго синхронизированную регул рную последовательность импульсов с периодом повторени , равным интервалу скольз щего усреднени TI поступающих на синхровходы блоков 8 и 9.

Claims

Формула изобретени 1. Веро тностный интегратор, содержащий блок сравнени , два блока усреднени , блок масштабировани , два аналоговых блока пам ти, первый блок сложени , блок вычитани , генератор шума, генератор тактовых импульсов, блок умножени , блок вычислени диапазона вспомогательного сигнала, причем выход Больше блока сравнени через первый блок усреднени соединен с информационным входом блока масштабировани , вход задани коэффициента масштабировани которого соединен с выходом первого аналогового блока пам ти и первым входом первого блока умножени , второй вход и выход которого соответственно соединены с выходом генератора шума и первым входом блока сложени , выход которого соединен с первым входом блока сравнени , а второй вход блока сложени соединен с выходом второго аналогового блока пам ти и входом вычитаемого блока вычитани , вход уменьшаемого которого соединен с информационным входом второго

аналогового блока пам ти и выходом второго блока усреднени , вл ющимс выходом интегратора, выход генератора тактовых импульсов соединен с синхровходами пер- 5 вого и второго аналоговых блоков пам ти, вход обнулени второго аналогового блока пам ти и вход задани начального значени первого аналогового блока пам ти вл ютс соответственно входами обнулени и за- 10 дани начального значени диапазона вспомогательного сигнала интегратора, выход блока вычитани соединен с входом блока вычислени диапазона вспомогательного сигнала, выход которого соединен с 5 информационным входом первого аналогового блока пам ти, отличающийс тем, что, с целью повышени точности, в него дополнительно введены второй блок сложени , блок знаковой оценки среднего и 0 ключ, причем первый информационный вход ключа соединен с информационным входом блока знаковой оценки среднего и вл етс информационным входом интегратора , вход задани порога и информацион- 5 ный выход блока знаковой оценки среднего соединены соответственно с выходом первого аналогового блока пам ти и первым входом второго блока сложени , второй вход и выход которого соединены соответ- 0 ственно с выходом блока масштабировани и входом второго блока усреднени , выход второго аналогового блока пам ти соединен с вторым информационным входом ключа и входом опорного сигнала блока знаковой 5 оценки среднего, выход признака превышени порога которого соединен с управл ющим входом ключа, выход которого соединен с вторым входом блока сравнени .
02. Интегратор поп 1, отличающийс тем, что блок знаковой оценки среднего содержит два умножител , два регистра пам ти , сумматор, два вычитател , два элемента сравнени , два усреднител и 5 элемент ИЛИ, причем первые входы первого и второго элементов сравнени подключены к информационному входу блока, вход уменьшаемого первого вычитател и первый вход сумматора подключены к входу 0 опорного сигнала блока, первый вход первого умножител вл етс входом задани порога блока, второй вход умножител соединен с выходом первого регистра пам ти, а выход - с входом вычитаемого первого 5 вычитател и вторым входом сумматора, выход которого соединен с вторым входом первого элемента сравнени , выход которого соединен с первым входом элемента ИЛИ и через первый усреднитель с входом вычитаемого второго вычитател , вход уменьшаемого которого через второй усреднитель соединен с выходом второго блока сравнени и вторым входом элемента ИЛИ, выход первого вычитател соединен с вторым входом второго элемента сравнени , выход элемента ИЛИ вл етс выходом признака превышени порога блока, выход второго вычитател соединен с первым входом второго умножител , второй вход которого соединен с выходом второго регистра пам ти, выход второго умножител вл етс информационным выходом блока.
3. Интегратор по п. 1, отличающий- с тем, что блок вычислени диапазона вспомогательного сигнала содержит узел определени выделени модул , три умноФиг . 2

0

5

жител , три регистра пам ти и сумматор, причем вход узла выделени модул вл етс входом блока, выход узла выделени модул соединен с первым и вторым входами первого умножител и первым входом второго умножител , второй вход которого соединен с выходом первого регистра пам ти, а выход - с первым входом сумматора, второй вход которого соединен с выходом третьего умножител , первый и второй входы которого соединены соответственно с выходом первого умножител и выходом второго регистра пам ти, выход третьего регистра пам ти соединен с третьим входом сумматора, выход которого вл етс выходом блока.

VO

«NI

т

Ч

И

Ј2

Г

J