Формула изобретения
Устройство для поиска и редактирования информации по авт.св. N? 1474680, о тличающееся тем, что. с целью повышения быстродействия устройства за счет аппаратной поддержки операций манипулирования информацией, в устройство введены блок первичной обработки модели документа, первый адресный вход которого соединен с первым выходом первого регистра, второй адресный вход блока первич ной обработки модели документа подключен к выходу второго регистра, синхронизирующий вход блока первичной обработки модели документа соединен с выходом пятого элемента задержки, третий блок памяти, информационный вход которого подключен к первому информационному выходу блока первичной обработки модели документа, адресный вход третьего блока памяти соединен с вторым информационным выходом блока первичной обработки модели документа, первый синхоронизирующий вход третьего блока памяти подключен к выходу пятого элемента задержки, второй синхронизирующий вход третьего блока памяти соединен с первым синхронизирующим выходом блока первичной обработки модели документа, а третий синхронизирующий вход третьего блока памяти подключен к второму синхронизирующему выходу блока первичной обработки модели документа, четвертый блок памяти, информационный вход которого соединен с первым информационным выходом блока первичной обработки модели документа, адресный вход четвертого блока памяти подключен к третьему информационному выходу блока первичной обработки модели документа, первый синхронизирующий вход четвертого блока памяти соединен с выходом пятого элемента задержки, второй синхронизирующий вход четвертого блока памяти подключен к третьему синхронизирующему выходу блока первичной обработки модели документа, третий синхронизирующий вход четвертого блока памяти соединен с четвертым синхронизирующим выходом блока первичной обработки модели документа, мультиплексор, первый информационный вход которого подключен к информационному выходу третьего блока памяти, второй информационный вход мультиплексора соединен с информационным выходом четвертого блока памяти, третий элемент И, выход которого подключен к первому управляющему входу мультиплексора, четвертый элемент И, выход которого соединен с вторым управляющим входом мультиплексора, третий элемент ИЛИ, первый вход которого подключен к выходу пятого элемента задержки, четвертый элемент ИЛИ, первый вход которого соединен с выходом третьего элемента И, второй вход четвертого элемента ИЛИ подключен к выходу четвертого элемента И, восьмой элемент задержки, вход которого соединен с выходом четвертого элемента ИЛИ, девятый элемент задержки, вход которого подключен к выходу третьего элемента И, выход девятого элемента задержки соединен с четвертым синхронизирующим входом третьего блока памяти, цифровой компаратор, первый информационный вход которого подключен к информационному выходу четвертого блока памяти, прямой выход цифрового компаратора соединен с первым входом третьего элемента И, инверсный выход цифрового компаратора подключен к первому входу четвертого элемента И, пятый регистр, выход которого соединен с вторым информационным входом цифрового компаратора, блок строки, информационный вход которого подключен к выходу мультиплексора, вход кода текущей строки блока строки соединен с инверсным выходом цифрового компаратора, первый синхронизирующий вход блока строки подключен к выходу третьего элемента ИЛИ. а второй синхронизирующий вход блока строки соединен с выходом восьмого элемента задержки, блок кадра, информационный вход которого подключен к информационному выходу блока строки, первый синхронизирующий вход блока кадра соединен с выходом пятого элемента задержки, второй синхронизирующий вход блока кадра подключен к первому синхронизирующему выходу блока строки, информационный выход блока кадра является информационным выходом устройства, первый синхронизирующий выход блока кадра является синхронизирующим выходом устройства, а второй синхронизирующий выход блока кадра соединен с вторым входом третьего элемента ИЛИ, пятый элемент ИЛИ, первый вход которого подключен к второму синхронизирующему выходу блока строки, второй вход пятого элемента ИЛИ соединен с вторым синхронизирующим выходом блока кадра, а выход пятого элемента ИЛИ подключен к синхронизирующему входу цифрового компаратора, десятый элемент задержки, вход которого соединен с выходом пятого элемента ИЛИ, а выход подключен к четвертому синхронизирующему входу пятого блока памяти, одиннадцатый элемент задержки, вход которого соединен с выходом пятого элемента ИЛИ. а выход подключен к вторым входам третьего и четвертого элементов И, двенадцатый элемент задержки, вход которого соединен с четвертым синхронизирующим выходом блока первичной обработки модели документа, а выход подключен к третьему выходу пятого 25 элемента ИЛИ. информационный вход пятого регистра является входом символа шаблона устройства, синхронизирующий вход пятого регистра является вторым синхронизирующим входом устройства.
га
Фиг.5
130