SU1571788A2 - Устройство синхронного радиоприема частотно-манипулированных сигналов - Google Patents
Устройство синхронного радиоприема частотно-манипулированных сигналов Download PDFInfo
- Publication number
- SU1571788A2 SU1571788A2 SU884604827A SU4604827A SU1571788A2 SU 1571788 A2 SU1571788 A2 SU 1571788A2 SU 884604827 A SU884604827 A SU 884604827A SU 4604827 A SU4604827 A SU 4604827A SU 1571788 A2 SU1571788 A2 SU 1571788A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- trigger
- exclusive
- output
- frequency
- Prior art date
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Изобретение относитс к радиосв зи. Цель изобретени - повышение достоверности приема. Устройство синхронного радиоприема частотно-манипулированных сигналов содержит усилитель 1, гетеродин 2, квадратурный делитель 3, смесители 4 и 5, фильтры 6 и 7 нижних частот, усилители-ограничители 8 и 9, дифференциальные усилители-ограничители 10 и 11, инвертор 12 знака, элементы НЕ 13 - 16, триггеры 17 - 24, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 25 - 27, блок фазировани 28, односторонний частотный демодул тор 29 и мажоритарный блок 30. Цель достигаетс путем обеспечени снижени искажений. 1 з.п. ф-лы, 1 ил.
Description
1
(61) 1485424 i(21) 4604827/24-09 (22) 29.07.88 (46) 15.06.90. Бюл. № 22 (72) В.В.Дегт рев и С.Н.Левченко
(53)621.394.62 (088.8)
(56)Авторское свидетельство СССР № 1485424, кл. Н 04 L 27/14, 1987.
(54)УСТРОЙСТВО СИНХРОННОГО РАДИОПРИЕМА ЧАСТОТНО-МАНИПУЛИРОВАННЬК СИГНАЛОВ
(57)Изобретение относитс к радиосв зи Цель изобретени - повышение достоверности приема. Устройство
синхронного радиоприема частоТно- манипулированных сигналов содержит усилитель 1, гетеродин 2, квадратурный делитель 3, смесители 4 и 5, фильтры 6 и 7 нижних частот, усилители-ограничители 8 и 9, дифференциальные усилители-ограничители 10 и 11, инвертор 12 знака, элементы НЕ 13-16, триггеры 17-24, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 25-27, блок фазировани 28, односторонний частотный демодул тор 29 и мажоритарный блок 30. Цель достигаетс путем обеспечени снижени искажений. 1 з.п. ф-лы, 1 ил.
rf№rffi-J
(Л
ел
vj
00 00
14)
Изобретение относитс к радиосв зи , может быть использовано в с|танци х св зи с частотной манипу- д цией и вл етс усовершенствова- изобретени по авт. св. № 1485424.
Цель изобретени - повышение достоверности приема путем снижени искажений.
На чертеже изображена структурна электрическа схема предлагаемого устройства.
Устройство содержит усилитель 1, гетеродин 2, квадратурный делитель $, первый 4, второй 5 смесители, Аервый 6, второй 7 фильтры нижних частот, первый 8, второй 9 усилители-ограничители , первый 10, второй 11 дифференциальные усилители-огра- ричители, инвертор 12 знака, первый 13, второй 14, четвертый 15, третий 16 элементы HES первый - восьмой (триггеры 17 - 24, первый 25, третий 26, второй 27 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, блок 28 фазировани , односторонний частотный демодул тор 29, Нажоритарный блок 30.
Устройство работает следующим образом .
Сигнал с усилител 1 подаетс на первые входы смесителей 4 и 5, на вторые входы которых через квадратурный делитель 3 сигналы в квадратуре (со сдвигом на 90 ) подаютс от гетеродина 2. Частота гетеродина 2 устанавливаетс равной средней частоте спектра принимаемого сигнала (сигнала на входе усилител 1). В результате преобразовани на выходах смесителей 4 и 5 образуютс сигналы7 поднесущие частоты которых равны девиации частоты Ј«., а взаимный сдви фаз равен 90 . При изменении пол рности передаваемого сигнала взаимный фазовый сдвиг становитс равным 270 . Фильтры 6 и 7 нижних частот обеспечивают частотную избирательность и формирование огибающих в кваратурных каналах. Аналоговые сигналы с фильтров 6 и 7 нижних частот усилител ми-ограничител ми 8 и 9 и дифференциальными усилител ми-ограничител ми 10 и 11 усиливаютс и ограничиваютс и, таким образом, преобразуютс в цифровую (импульсную) форму
Аналоговые сигналы с фильтров 6 и 7 соответственно поступают на усилители-ограничители 8 и 9 и диффе
0
5
0
5
0
5
0
45
50
55
ренциальные усилители-ограничители 10 и 11 (на отрицательный вход дифференциального усилител -ограничител 11 через инвертор 12 знака). В общем случае все усилители-ограничители вл ютс дифференциальными. При этом отрицательный вход усили- телей-ограничителрй 8 и 9 подключен к корпусу.
С выхода усилител -ограничител 9 сигнал подаетс на D-вход триггера 17, С-вход триггера 18 и через элемент НЕ 13 на С-вход триггера 19 и D-вход триггера 20. С выхода усилител -ограничител 8 сигнал подаетс на С-вход триггера 17, D-вход триггера 18 и через элемент НЕ 14 на D- вход триггера 19 и С-вход триггера 20. С выхода дифференциального усилител -ограничител 11 сигнал подаетс на D-вход триггера 21, С-вход триггера 22 и через элемент НЕ 15 на С-вход триггера 23 и D-вход триггера 24. С выхода усилител -ограничител 10 сигнал подаетс на С- вход триггера 21, D-вход триггера 22 и через элемент НЕ 16 на D-вход триггера 23 и С-вход триггера 24.
Сигналы с выходов триггеров 17-24 подаютс на соответствующие входы мажоритарного блока 30. Выход мажоритарного блока 30 вл етс выходом двухуровневого сигнала устройства .
В случае поступлени с триггеров на входы мажоритарного блока 30 п ти и более логических 1 на его выходе будет логическа 1м, в случае поступлени на его входы п ти и более логических О на его выходе будет логический О. В случае, когда с триггеров поступают на входы мажоритарного блока четыре логические 1 и четыре логических О, решение принимаетс с учетом предыдущего состо - ни мажоритарного блока 30 (за счет обратной св зи с выхода на дев тый вход). Если перед этим на выходе была 1 - остаетс 1, а если был О --остаетс О. Таким образом исключаетс неопределенность в пользу, предшествующего решени .
Сигналы с усилителей-ограничителей 8 и 9 и дифференциальных усилителей-ограничителей 10 и 11 через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 25 и через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 26 объедин ютс на элементе ИСКЛЮЧАЮЩЕЕ ИЛИ
51
27, на выходе которого текуща частота цифрового потока, соответствующа текущему уровню многоуровневого сигнала, увеличиваетс в два раза по сравнению с прототипом.
Claims (2)
1. Устройство синхронного радиоприема частотно-манипулированных сигналов по авт. св. № 1485424, отличающеес тем, что, с целью повышени достоверности приема путем снижени искажений, введены первый и второй дифференциальные усилители-ограничители, п тый, шестой , седьмой и восьмой триггеры, инвертор знака, второй и третий элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, третий и четвертый элементы НЕ, причем выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с входом блока фазировани через второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, выход первого фильтра нижних частот соединен с первыми входами первого и второго дифференциальных усилителей-ограничителей, выход второго фильтра нижних частот соединен с вторым входом первого диффе10
717886
ренциального усилител -ограничител
и через инвертор знака с вторым входом второго дифференциального усилител -ограничител , выход первого дифференциального усилител -ограничител соединен с С-входом п того триггера, D-входом шестого триггера, первым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и через третий элемент НЕ с D-входом седьмого триггера и С-входом восьмого триггера, выход второго дифференциального усилител - ограничител соединен с вторым вхо- 15 Дом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, D-входом п того триггера, С- входом шестого триггера и через четвертый элемент НЕ с С-входом седьмого триггера и D-входом восьмого триггера , выход третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с вторым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы п того, шестого, седьмого и восьмого триггеров соединены с соответствующими входами мажоритарного блока.
20
25
2. Устройство по п.отличающеес тем, что мажоритар 3Q ный блок реализует условие 5 из 9.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884604827A SU1571788A2 (ru) | 1988-07-29 | 1988-07-29 | Устройство синхронного радиоприема частотно-манипулированных сигналов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884604827A SU1571788A2 (ru) | 1988-07-29 | 1988-07-29 | Устройство синхронного радиоприема частотно-манипулированных сигналов |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1485424 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1571788A2 true SU1571788A2 (ru) | 1990-06-15 |
Family
ID=21409130
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884604827A SU1571788A2 (ru) | 1988-07-29 | 1988-07-29 | Устройство синхронного радиоприема частотно-манипулированных сигналов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1571788A2 (ru) |
-
1988
- 1988-07-29 SU SU884604827A patent/SU1571788A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4583239A (en) | Digital demodulator arrangement for quadrature signals | |
US5293408A (en) | FSK data receiving system | |
JPH0129469B2 (ru) | ||
US4618967A (en) | Radio receiver | |
CA1243083A (en) | Fsk demodulator | |
US5197085A (en) | Radio receiver | |
EP0412291B1 (en) | Quadrature FSK receiver with compensation for frequency offset | |
SU1571788A2 (ru) | Устройство синхронного радиоприема частотно-манипулированных сигналов | |
US5586147A (en) | Demodulation method using quadrature modulation | |
JPS6471248A (en) | Digital type frequency shift keying demodulator | |
GB1517121A (en) | Radio receiver for fsk signals | |
EP0197708A2 (en) | Digital zero IF circuit | |
US20040157571A1 (en) | Enhanced register based FSK demodulator | |
US5181246A (en) | Privacy communication device | |
US4479099A (en) | Multiple phase modulator for N sets of digital data | |
US6985541B1 (en) | FM demodulator for a low IF receiver | |
EP0534180A2 (en) | MSK signal demodulating circuit | |
JPH10117218A (ja) | 位相差検出回路 | |
JPH0832637A (ja) | デジタル位相検波回路 | |
EP0098665A2 (en) | Data demodulator for a direct frequency modulated signal | |
JPS6259403A (ja) | Fm復調器 | |
JP3658768B2 (ja) | Fm受信装置 | |
JP2516250B2 (ja) | 90度移相器 | |
JPH05336186A (ja) | 位相検出装置 | |
JPH0666646B2 (ja) | 自動周波数制御回路 |