SU1532979A1 - Посто нное запоминающее устройство с самоконтролем - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при создании надежных быстродействующих систем пам ти на базе больших интегральных микросхем пам ти со словной организацией. Цель изобретени  - повышение надежности за счет фиксации ошибок, возникающих в двух модул х пам ти одновременно. Устройство содержит адресный блок, накопитель, первый и второй сумматоры, блоки вычислени  частных синдромов, блоки сравнени , группу элементов И, группу сумматоров по модулю два, коммутатор, дополнительный блок сравнени , первый, второй, третий элементы ИЛИ-НЕ, элемент И. Введение в устройство дополнительного блока сравнени , элементов ИЛИ-НЕ и элемента И позвол ет исправить любые одиночные отказы интегральных микросхем пам ти в каждом слове накопител  и обнаруживать ошибки, вызванные двум  и более отказами ИМП, в слове путем анализа состо ний первого и второго сумматоров и выходных сигналов блоков сравнени . 2 ил.

Description

Изобретение относитс  к вычислительной технике и может быть использовано при создании надежных быстродействующих систем пам ти на базе больших интегральных микросхем со словной организацией.

Цель изобретени  - повышение надежности за счет фиксации ошибок, возникающих в двух модул х пам ти одновременно .

На чертеже представлена структурна  схема посто нного запоминающего устройства с самоконтролем.

Устройство содержит адресный блок 1, накопитель 2, выходы 3 информационных разр дов, выходы 4 и 5 контрольных разр дов, первый сумматор 6, второй сумматор 7, блоки 8 вычислени  частных синдромов, блоки U сравнени , группу элементов И 10, группу сумматоров П по модулю два, коммутатор 12, дополнительный блок 13 сравнени , первый J4, второй 15, третий 16 элементы ИЛИ-НЕ, элемент И 17.

Устройство использует дл  обнаружени  и исправлени  ошибок модульные коды. Пам ть строитс  на полупроводниковых приборах с многоразр дной (В-разр дной) организацией. Слово, хранимое в накопителе, делитс  на N групп символов (модулей) по В символов в каждой группе. Дл  обнаружени 

ел

со

N9

0 J

СО

31532979

и исправлени  одиночного отказа ИМП в слове требуетс  В + N дополнительных разр дов .

Проверочна  матрица имеет виц

ум

2 ни но

Ч

О

s В + 2;

- единична  матрица пор дка В;

- нулева  матрица пор дка В;

- матрица, полученна  из L

циклическим сдвигом всех В + + 1 ее строк на i строк вниз и отбрасыванием последней строки, а

Г 0000...0 1 I П J

Устройство позвол ет исправить любые одиночные отказы ИМП в каждом слове накопител  и обнаруживает ошибки , вызванные двум  и более отказами ИШ в слове. Обнаружение ошибок,вызванных двум  и более отказами ИМП в слове накопител , производитс  путем анализа состо ний сумматоров первого и второго и выходных сигналов блоков сравнени .

Устройство работает следующим образом .

Пример 1. Пусть в накопителе 2 хранитс  сообщение длины К

16 бит, а В

/XT16

4, тогда N --,-

4. Проверочна  матрица будет иметь

вид

Н

24,6

контрольные разр ды хран тс  в двух дополнительных модул х накопител  2. Сообщение 0000 0000 1000 0001 будет хранитьс  в накопителе 2 с учетом контрольных разр дов в виде 0000 000

10000001 1001 1010.

Пусть информаци  исказилась в 1-м модуле, т.е. 1100 0000 1000 0001

10011010.

На выходе первого сумматора 6 - состо ние (синдром S), равное 1100; на выходе второго сумматора 7 (синдром S2) - состо ние, равное 0110.

Члпки 8 вычислени  частных синдромов (умножители) производ т операцию

5

0

умножени  S S, L, , где ,

2, 3, 4, и на выходе блоков вычислени  частных синдромов 8 соответственно по вл ютс  коды:

S 0110

S 001 1

S 1001

ч &

1000

На вторых входах первого блока 9

сравнени -код ОНО, тогда на выходе первого блока 9 сравнени  устанавливаетс  логическа  единица, поскольку коды совпадают.

5Следовательно, на вторых выходах

соответствующих элементов V 10, соединенных с выходом первого блока 9 сравнени , формируетс  р трешающий . сигнал и код синдрома 5 через эле0 менты И 10 передаетс  на первые входы сумматоров 11 по модулю два, на вторые входы которых поступает искаженна  информаци  с накопител  2. В результате сложени  по модулю два с

5 кодом синдрома S, информаци  восстанавливаетс  и через коммутауор 12 при наличии сигнала на его управл ющих входах поступает на информационный выход устройства.

0Так как на-первом и втором выходах

дополнительного блока 13 сравнени  информаци  различна (код синдрома Р 1100 и код синдрома S2 0110), на его выходе формируетс  нулевой сигнал. Одновременно на выходе первого элемента ИПИ-НЕ 14 устанавливаетс  нулевой сигнал, так как на его входы поступает код синдрома S , отличный от нул . На выходе третьего элемента ИЛИ-НЕ 16 устанавливаетс  логическа  единица (сигнал, фиксирующий ошибку), но вследствие того, что на выходе второго элемента ИЛИ-НЕ 15 формируетс  логический нуль, сигнал ошибки устройством не формируетс .

Пример 2. Пусть дл  приведенного выше примера информаци  исказилась в первом и втором модул х, то есть 1100 0010 1000 0001 1001 1010, тогда синдром S, 1J10 - выход первого сумматора 6, синдром S2 0110 - выход второго сумматора 7.

5

0

5

На выходах блоков 8 вычислени  частных синдромов Формируютс  коды:

sr

S

с

ъъ

ч а +

01 11 ООН 1001 1100,

которые поступают на первые входы

блоков 9 сравнени , на вторые входы которых при этом поступает код синдустройства ,выходы адресного блока

соединены садресными входами нако

рома S - 0110. На выходах всех бло-тел , первый и второй Ь-разр дныр

ков 9 сравнени  устанавливаетс  логический нуль, так как код синдрома 0110 не совпадает ни с одним из кодов частных синдромов.

Так как на первых и вторых входах дополнительного блока 13 сравнени  коды синдромов St - 1110 и Б - 0110 различны, на его выходе формируетс  логический нуль. Одновременно на выходе первого элемента ИЛИ-НЕ 14 формируетс  нулевой сигнал, так как код синдрома S. отличен от нул . На втором входе элемента И 17 устанавливаетс  при этом логическа  единица v (сигнал, фиксирующий ошибки в двух модул х).

На первом входе элемента И 17 также устанавливаетс  логическа  единица , так как на входах второго элемента ИЛИ-НЕ 15 зафиксированы нулевые сигналы. На выходе посто нного запоминающего устройства с самоконтролем - выходе элемента И 17 - по вл - етс  сигнал ошибки, которую устройство не может исправить. Так как передача синдрома S на сумматоры 11 по модулю два блокирована элементами И 10, на вторых входах которых сформирован логический нуль, коррекци  ин- Аормации в этом случае не происходит, и на выходе коммутатора 12 присутствует информаци , переданна  из накопител  2.

По сравнению с прототипом надежность запоминающего устройства с самоконтролем выше за счет обеспечени  возможности регистрации ошибок, возникающих в двух модул х пам ти одновременно , путем сравнени  кодов двух синдромов, а также анализа результатов сравнени  частных синдромов с кодом одного из синдромов. При этом быстродействие устройства сохран етс .

Claims (1)

1. Формула изобретени 

   Посто нное запоминающее устройство с самоконтролем, содержащее накопитель , состо щий из запоминающих элементов разр дностью Ь, адресный

   10

   20

   25

   30

   сумматоры, блоки вычислени  частны синдромов, блоки сравнени , элемен И, сумматоры по модулю два, коммут тор, причем входы первого и второг сумматоров соединены с выходами ин формационных и контрольных разр до накопител , выходы первого суммато соединены с входами блоков вычисле частных синдромов, выход т-го блок 15 вычислени  частных синдромов (где l...b) соединен с первыми входам т-го блока сравнени , вторые входы блоков сравнени  соединены с выход второго сумматора, выход m-го блок сравнени  соединен с первыми входа Ь(т - 1) + i элементов И (где i l...b), вторые входы элементов И соединены с соответствующими выход первого сумматора, выходы элементо соединены с первыми входами суммат ров по модулю два, вторые входы ко рых соединены с соответствующими и формационными выходами накопител , выходы сумматоров по модулю два со динены с информационными входами к мутатора, управл ющие входы которо соединены с входами адресного блок выходы коммутатора  вл ютс  информ ционными выходами устройства, от личающеес  тем, что, с ц лью повышени  надежности устройств в него введены элемент И, дополнительный блок сравнени , первый, вто рой и третий элементы ИЛИ-НЕ, приче входы первого элемента ИЛИ-НЕ соеди нены с первой группой входов дополнительного блока сравнени  и выхода ми первого сумматора, входы второго элемента ИЛИ-НЕ соединены с выходам блоков сравнени , втора  группа вхо дов дополнительного блока сравнени  соединена с выходами второго суммат ра, первый вход третьего элемента ИЛИ-НЕ соединен с выходом дополните ного блока сравнени , второй вход третьего элемента ИЛИ-НЕ соединен с выходом первого элемента ИЛИ-НЕ, а выход соединен с первым входом элемента И, второй вход которого соеди нен с выходом второго элемента ИЛИ- НЕ, а выход  вл етс  выходом сигнал ошибки устройства.

   35

   40

   45

   50

   55

   15329796

   блок, входыкоторого  вл ютс  входами

   устройства,выходы адресного блока

   соединены садресными входами накопи0

   0

   5

   0

   сумматоры, блоки вычислени  частных синдромов, блоки сравнени , элементы И, сумматоры по модулю два, коммутатор , причем входы первого и второго сумматоров соединены с выходами информационных и контрольных разр дов накопител , выходы первого сумматора соединены с входами блоков вычислени  частных синдромов, выход т-го блока 5 вычислени  частных синдромов (где га l...b) соединен с первыми входами т-го блока сравнени , вторые входы блоков сравнени  соединены с выходами второго сумматора, выход m-го блока сравнени  соединен с первыми входами Ь(т - 1) + i элементов И (где i l...b), вторые входы элементов И соединены с соответствующими выходами первого сумматора, выходы элементов И соединены с первыми входами сумматоров по модулю два, вторые входы которых соединены с соответствующими информационными выходами накопител , выходы сумматоров по модулю два соединены с информационными входами коммутатора , управл ющие входы которого соединены с входами адресного блока, выходы коммутатора  вл ютс  информационными выходами устройства, отличающеес  тем, что, с целью повышени  надежности устройства, в него введены элемент И, дополнительный блок сравнени , первый, второй и третий элементы ИЛИ-НЕ, причем входы первого элемента ИЛИ-НЕ соединены с первой группой входов дополнительного блока сравнени  и выходами первого сумматора, входы второго элемента ИЛИ-НЕ соединены с выходами блоков сравнени , втора  группа входов дополнительного блока сравнени  соединена с выходами второго сумматора , первый вход третьего элемента ИЛИ-НЕ соединен с выходом дополнительного блока сравнени , второй вход третьего элемента ИЛИ-НЕ соединен с выходом первого элемента ИЛИ-НЕ, а выход соединен с первым входом элемента И, второй вход которого соединен с выходом второго элемента ИЛИ- НЕ, а выход  вл етс  выходом сигнала ошибки устройства.

   5

   0

   5

   0

   5