SU1474630A1 - Устройство дл ввода информации - Google Patents

Abstract

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано в телеграфных системах, аппаратуре передачи данных, в системах отображени  информации в качестве устройства ввода с клавиатуры. Целью изобретени   вл етс  повышение достоверности вводимой информации. Устройство содержит блок 1 коммутационных элементов, блок 2 опроса, первый 3 и второй 4 формирователи кода, блок 5 управлени , буферный накопитель 6, первый 7 и второй 8 регистры. Цель изобретени  достигаетс  за счет того, что блок 2 осуществл ет одновременный опрос всех переключателей блока 1 вне зависимости от их расположени  и количества в поле клавиатуры, а конструкци  формирователей кодов 3 и 4 такова, что позвол ет определить верную последовательность нажати  переключателей в блоке 1, если моменты нажати  отличались более чем на один период тактов высокой частоты.2 з.п. ф-лы, 9 ил.

Description

ствующий о наличии замкнутого клавиш-15 ре 38, обеспечива  неизменное соотного переключател , св занного с шиной матричного пол  блока 1)(фнг. пор дкевый номер которого равен номеру данного сигнального входа, причем в двоичном коде этот номер выражаетс  числом, наход щимс  в данный момент на выходах счетчика 3 то на выходе элемента И 37 по вл етс  сигнал логической 1, которьй зписываетс  в регистр 38 и поступает на сигнальный вход элемента 39 запрта , на управл ющий вход которого в данный момент с выхода регистра 38 поступает сигнал разрешени  - логический О (фиг. 8р, л, и, к, л, с, у, момент t2). В результате сигнал выхода элемента 39 запрета через элмент ИЛИ 41, формирователь 42 импульса перебрасывает триггер 43 в состо ние, при котором работа элементов И 31 к И 44 блокируетс , благодар  чему счетчик 33 с этого момента на сигнальных вь;ходах форми- ровател  удерживает двоичное число, представл ющее собой соответствующи разр ды (младшие - на выходах формировател  3 и старшие - на выходах формировател  4) кода замкнутого клавишного переключател  (фиг. 8ф, х, у, ч, д, е, и, к, л, с момента

ч.

С пр мого выхода триггера 43 на выход блока (формировател )поступа- ет сигнал Наличие коца (фиг. 8ч). После записи кода в буферный накопитель 6 с блока 5 управлени  (фиг. поступает сигнал (фиг. 8ш, момент t3), которьй возвращает триггер 43 в исходное состо ние, разрешающее работу элементов И 31 и 44. Счетчик 38 снова начинает переключатьс , продолжа  управл ть коммутатором 35 После подключени  коммутатора 35 к входу элемента НЕ 36, последнего

0 ческого О 0

по витс  сигнал логической 1,

5

5

0

5

ветствие разр дов регистра 38 сдвига (фиг. 2) разр дам регистра 9 (10) числа (фигс 1). Данное состо ние триггера 45 сохран етс  до очередного поступлени  сигнала Нажато (фиг0 8 а момент tf) или сигнала Код неполный.

После поступлени  очередного сигнала Нажато счетчик 33 снова начинает поочередное подключение сигнальных входов коммутатора 35 к входу элемента НЕ 36, В момент, когда будет подключен снова вход, на котором присутствует предыдущий сигнал логи- п, на выходе элемента И 37

но

через элемент 38 запрета она уже не проходит, так как на его управл ющем йкоде присутствует сигнал запрета - логическа  1. Она была записана в первый разр д регистра 43 в предыдущем цикле при опросе данного входа коммутатора 35 и к данному очередному опросу была продвинута до выходного разр да регистра 38. Продвижение происходит синхронно с моментами подключени  входов коммутатора 35 к входу элемента НЕ 36. При этом, как и в предыдущем опросе данного входа коммутатора 35, в первый разр д регистра 43 снова записываетс  логическа  1, т«,е. пока на данном входе присутствует сигнал логического О, в регистр 38 записываетс  сигнал логической 1. Аналогично происходит обработка сигнала логического О на

других входах коммутатора 35, i

Если сигнал Нажато не поступит в течение очередного цикла счетчика 33, что свидетельствует об отсутствии замкнутых переключателей в блоке 1 (фиг. 1), то вторым сигналом с выхода элемента И 34 через формирователь 46

и элемент И 49 разр ды регистра 38 будут установлены в исходное Состо ние , т.е. обнулены. Работа элемента И 49 разрешена сигналом с выхода

триггера 48, который в это (разрешающее ) состо ние устанавливаетс  сигг налом с выхода элемента 47 задержки в конце каждого цикла счетчика 33 При этом длительность задержки эле- мента 47 превыщает длительность импульса на выходе формировател  46, чем обеспечиваетс  срабатывание элемента И 49 только в том случае, если триггер 48 остаетс  в разрешающем состо нии не менее двух циклов. В исходное состо ние триггер 48 сбрасываетс  сигналом логической 1 с выхода элемента НЕ 36, которьй (сиг

нал логической 1)по вл етс  в те-1 чение цикла счетчика 33 - в течение цикла опроса выходов регистра 7 (8) числа (фиг. 1) всегда, если хот  бы на одном сигнальном входе элемента 35 присутствует сигнал логического О, свидетельствующий о наличии замкнутого Переключател .

При поступлении сигнала Код не полный разрешаетс  работа элемента И 40, что позвол ет сигналу с выхо- да элемента И 37, мину  элемент 39 запрета, установить триггер 43 в состо ние Наличие кода. Далее работа каждого из формирователей кода (первого 3 и второго 4) происходит ана- ло гично.

Работа блока 5 управлени  происходит следующим образом,

При поступлении одного из сигналов Наличие кода, например, с формировател  3 (фиг. 9а, момент t) на выходе схемы 57 сравнени  по вл етс  сигнал логического О (фиг. 9в), блокирующий работу элемен

тов И 58 и 59 и разрешающий через элемент НЕ 60 работу элемента И 61. Если второй сигнал Наличие кода (т.е. с второго формировател  4) поступает в данном же цикле опроса выходов регистров 7 и 8, т.е. до по влени  сигнала Регистр опрошен на входе блока 5, то дальнейша  работа блока 5 происходит так.

В момент поступлени  сигнала Наличие кода с второго формировател  (фиг. 96, момент tt), по вл етс  сигнал на выходе элемента И 53 и формирователем 54 выдаетс  импульс (сигД ,

нал) Запись кода (фиг. 96, г, момент t2). После чего через врем , достаточное дл  записи кода в буферный накопитель 6 (фиг. 1), на выходе элемента 55 задержки по вл етс  сигнал Код записан (фиг. 9е, момент tj), разрешающий формировател м 4 и 3 (фиг. 1) продолжение циклов опроса , по окончании которых на вход блока 5 поступают сигналы Регистр опрошен (фиг. 9ж, з, моменты t4,t5). В результате на выходах элементов И 58, 59, по вл ютс  сигналы, разрешающие блоку 2 (фиг. 1) продолжение опроса блока (фиг. 2). Работа элемента И 61 в данный момент блокирована сигналом с выхода элемента НЕ 60 (фиг. 9в, л, с момента L7 до мо10 Ш

5

30 5

0

5

0

5

20 мента tg).

Если же сигнал Наличие кода с второго формировател  не поступил в данном цикле опроса, т.е. до по влени  сигналов Регистр опрошен

(фиг. 9а, б, ж, з, моменты t6, t )s то сигнал Регистр опрошен через элемент ИЛИ 62, элемент 63 задержки и элемент И 61, работа которого разрешена (фиг. 9) сигналом с выхода элемента НЕ 60, измен ет состо ние триггера 56, и на его пр мом выходе по вл етс  сигнал Код неполнкй (фиг. 9з, м, н, о, п, момент t). По этому сигналу второй формирователь (фиг. 1) по описанному ранее алгоритму выдает сигнал Наличие кода (фиг. 96, момент tg).B результате происходит совпадение сигналов на входах элемента И 53, после чего формируютс  сигналы Запись кода и Код записан (фиг. 9а, б, г, д, е, моменты tfi, t)

Последним возвращаетс  в исходное состо ние триггер 56 (фиг. 9п, момент t,). Далее работа блока 5 происходит аналогично.

Claims (3)

1. Устройство дл  ввода информации , содержащее блок коммутационных элементов, блок опроса, блок управлени , первьй формирователь кодов, буферный накопитель, выходы первой и второй групп блока, опроса соединены соответственно с входами горизонтальных и вертикальных шин блока коммутационных элементов, информационные выходы первого формировател  кодов соединены с информационными входами первой группы буферного накопител , выходы которого  вл ютс  информаци- онными выходами устройства, отличающеес  тем, что, с целью повышени  достоверности вводимой информации, в него введены два регистра и второй формирователь кодов, информационные входы первого и второго регистров соединены соответственно с выходами первой и второй групп блока опроса, первый и второй выходы блока опроса соединены с вхо- дамп синхронизации соответственно первого и второго регистров, выходы которых соединены с информационными входами соответственно первого и второго формирователей кодов, третий и четвертый выходы блока опроса соединены с установочными входами соответственно перрого и второго формирователей кодов, информационные выходы второго формировател  кода соедине- ны с информационными входами второй группы буферного накопител , вход записи которого соединен с первым выходом блока управлени , второй и третий выходы которого соединены со- ответственно с первыми и вторыми управл ющими входами формирователей кодов, третий и четвертый выходы блока управлени  соединены соответствей- но с первым и вторым управл ющими

входами блока опроса, первые управл ющие выходы первого и второго формрователей кода соединены соответст- венно с первым и вторым входами блока управлени , вторые управл ющие выходы первого и второго формирователей кода соединены соответственно с третьим и четвертым входами блока управлени , первый вход синхронизации блока опроса и вход синхрониза- ции первого формировател  кода  вл ютс  первым тактовым входом устройства , второй вход синхронизации блока опроса и вход синхронизации второго формировател  кода  вл ютс  вторым тактовым входом устройства.

2. Устройство по п. 1, отличающеес  тем, что каждый из формирователей кодов содержит семь элементов И, счетчик коммутатор, элемент НЕ, регистр, элемент запрета , три элемента ИЛИ,три триггера, три формировател  импульсов, элемент

задержки, первый вход первого элемента И  вл етс  входом синхронизации формировател  кода, информационные входы коммутатора  вл ютс  информационными входами формировател , выход первого элемента И соединен с первым входом второго элемента И и со счетным входом счетчика, выходы которого соединены с входами третьего элемента И, адресными входами коммутатора и  вл ютс  информациан- ными выходами формировател , выход коммутатора через элемент НЕ соединен с первым входом четвертого элемента И и входом сброса третьего триггера, выход четвертого элемента И соединен с первым входом п того элемента И, с первым входом элемента запрета и с информационным входом регистра, выход которого соединен с вторым входом элемента запрета, выход которого соединен с первым входом первого элемента ИЛИ, выход которого соединен через первый формирователь импульсов с входом установки первого триггера, пр мой выход которого  вл етс  первым управл ющим выходом формировател  кода, а инверсный- соединен с вторым входом первого элемента И и с первым входом шестого (элемента И, выход которого соединен с входом сброса второго триггера и  вл етс  вторым управл ющим эыходом формировател  кодов, пр мой выход второго триггера соединен с вторыми входами второго и четвертого элементов И, первый вход третьего элемента ИЛИ  вл етс  установочным входом формировател  кодов, вторые входы третьего элемента ИЛИ и п того элемента И  вл ютс  вторым управл ющим входом формировател  кодов, выход третьего элемента И соединен с входом второго формировател  импульсов, выход которого соединен с первым входом седьмого элемента И и через элемент задержки с входом установки третьего триггера и вторым входом шестого элемента И, пр мой выход третьего триггера соединен с вторым входом седьмого элемента И, выход которого соединен с входом сброса регистра, выход второго элемента И соединен с первым входом второго элемента ИЛИ, выход которого соединен с входом синхронизации регистра, выход третьего элемента ИЛИ соединен через третий формирователь импульсов с входом сброса

счетчика, входом установки второго триггера и вторым входом второго элемента ИЛИ, вход сброса первого триггера  вл етс  первым управл ющим вхо- дом формировател  кодов.

3. Устройство по п. 1, отличающеес  тем, что блок управлени  содержит четыре элемента И, формирователь импульсов, два элемента задержки, триггер, элемент ИЛИ, элемент сравнени  и элемент НЕ, первый и второй входы первого элемента И и элемента сравнени   вл ютс  со- ответственно первым и вторым входами блока, выход первого элемента И соединен с входом формировател  импульсов , выход которого соединен с входом первого элемента задержки и  в- л етс  первым выходом блока, выход

первого элемента задержки соединен с входом сброса триггера и  вл етс  вторым выходом блока, выход элемента сравнени  соединен с первыми входами второго и третьего элементов И и через элемент НЕ с первым входом четвертого элемента И, выход которого соединен с входом установки триггера, пр мой выход которого  вл етс  третьим выходом блока, выходы второго и третьего элементов И  вл ютс  соответственно четвертые и п тым выходами блока, первый вход элемента ИЛИ и второй вход второго элемента Н. вл ютс  третьим входом блока, вторые входы элемента ИЛИ и третьего элемента И  вл ютс  четвертым входом блока, выход элемента ИЛИ через Второй элемент задержки соединен с вторым входом четвертого элемента И.

От$л2 .3 )

Omff/t.6

(Sbn-Zlj

QmffA.B (А/х 2В)

OmSA.t (fax. -9 26(гб))

г-фиг . 2

Qtn 5л 5

ОтблП (ffwx гп

am ft. 5 (Ви  ЯЦ

От 6л. Л (бык. Щ

М

1

I

«ь

«4

Ǥ

Кбл.5а11

Фи&$

ft A S ttuxJSb

Cm I

it

Фие 5