SU1471190A1 - Микропрограммное устройство управлени - Google Patents

Abstract

Использование: в электронной промышленности, в частности в вычислительных машинах. Сущность изобретени : в устройство введены группа триггеров, перва  и втора  группы элементов И, перва  и втора  группы элементов И-НЕ, группа одновибраторов, блок синхронизации, содержащий григгер пуска и генератор тактовых импульсов, в блок конвейерного управлени  введены регистр кода команды и регистр микроопераций.

Description

1

вейерного управленрш, выход пол  логических условий которого соединен с зшравл ющим входом мультиплексора логических условий j-no блока конвейерного управлени , выход которого соединен с первым входом элемента ИЛИ j-ro блока конвейерного управлени , выход которого соединен с К-м входом первой группы информационных входов коммутатора адреса j-ro блока конвейерного управлени  (где К - разр дность адреса микрокоманд), выход пол  модифицируемого разр да адреса блока пам ти микрокоманд j-ro блока конвейерного з равлени  соединен с вторым входом элемента ИЛИ j-ro блока конвейерного управлени , с первого по (К-1)-и выходы пол  немодифицируемых разр дов адреса блока пам ти микрокоманд j-ro блока конвейерного управлени  соединены с первого по (К-1)-й вход первой группы информационных входов коммутатора адреса j-ro блока конвейерного управлени  и с информационными входами регистра кода команды j-ro блока конвейерного управлени , выход пол  микроопераций блока пам ти микрокоманд,j-ro блока конвейерного управлени  соединен с информационньм входом регистра микроопераций j-ro блока конвейерного управлени , выходы признака конца команды и микроопераций которого соединены соответственно с управл ющими входами коммутатора адреса j-ro блока конвейерного управлени  и с выходом микроопераций j-ro блока конвейерного управлени , выход пол  признака разрешени  записи блока пам ти микрокоманд j-ro блока конвейерного управлени  соединен с входом разрешени  записи регистра кода команды j-ro блока конвейерного управлени , вькод которого соединен с выходом кода команды j-ro блока конвейерного управлени , вход кода команды j-ro блока конвейерного управлени  соединен с второй группой информационных входов коммутатора адреса j-ro блока конвейерного управлени , выход пол  адреса команды блока пам ти микрокоманд соединен с входом кода команды первого блока конвейерного управлени  группы, второй выход генератора тактовых им0

пульсов блока синхро1гизации соединен с первым пр мым входом второго элемента И и первыми входами элемента И второй группы, Bbixojt элемента И второй группы которых соединен с входом синхронизации регистра кода команды j-ro блока конвейерного управлени  группы и с входом синхрониг зации регистра микроопераций j-ro блока конвейерного управлени  группы, выход признака конца работы которого соединен с входом установки в ноль j-ro триггера группы, выход признака кода работы первого блока конвейерного управлени  соединен с инверсным входом второго элемента И, выход кода команды i-ro блока конвейерного управлени  (, N-1) соединен с входом кода команды (i+O-ro блока конвейерного управлени , вход луска устройства соединен с входом установки в единицу первого триггера группы, выход j-ro триггера ГРЗТП1ПЫ соединен.с вторыми входами j-ro элемента И первой и второй групп, выход признака кода команды i-ro блока конвейерного управлени  соединен с i-ми входами элементов И-НЕ первой группы, первым входом i-ro элемента И-НЕ второй группы и i-м одновибратором группы, выход которого соединен с входом установки в единицу (i+1)-ro триггера группы , выход признака конца команды N-гр блока конвейерного управлени  группы соединен с N-M входом каждого элемента И-НЕ первой группы А первым входом N-ro элемента второй группы , выход j-ro элемента И-НЕ первой группы соединен с вторым входом j-ro элемента И-НЕ второй группы, выход которого соединен с третьими входами J-X элементов И первой и второй групп, выход признака конца работы N-ro блока конвейерного управлени  группы соединен с входом установки в ноль триггера запуски блока синхронизации , выход первого элемента И соединен с вторым пр мым входом второго элемента И, вькод которого соединен с входом синхронизации регистра адреса, выход признака конца команды блока пам ти микрокоманд соединен с управл нщими входами коммутатора адреса..

Изобретение относитс  к вычислительной технике и может npiiMeHHTbCH в устройствах обработки данных с конвейерным выполнением микропрограмм.

Цель изобретени  - п овышение быст- родействи  микропрограммного устройства управлени .

На фиг. 1 приведена функциональна  схема предлагаемого микропрограм-JQ много устройства управлени ; на фиг. 2 - функциональна  схема блока конвейерного управлени  (БКУ); на фиг. 3 - блок синхронизации; на фиг. 4 - временна  диаграмма функцио-|5 нировани  микропрограммного устройства управлени ; на фиг. 5 и 6 - временные диаграммы работы микропрограм- много устройства управлени .

Микропрограммное устройство управлени  содержит блок 1 пам ти микрокоманд , (ПЗУ) , регистр 2 адреса, коммутатор 3 адреса, мультиплексор 4 логических условий, элемент ИЛИ 5, 25 второй элемент И 6, блок 7 синхрони- зации, первый элемент И 8, группу блоков 9.1, 9.2, ..., 9N конвейерного управлени , группу триггеров 10.1, 10.2, ..., 10.N, первую, группу элемен- о тов И-НЕ 11.1, 11.2, ..., 11.N, вторую группу элементов И-НЕ 12.1, 12.2, ..., 12.N, первзто 13.1-, 13.2, ..., 13.Мивторую 14.1, 14.2, ..., 14.N группы элементов И, группу одновиб- раторов 15.1, .., 15. N, входы кода команды 16, логических условий 17 и уска 18 устройства, второй 19 и ервый 20 выходы блока синхронизации.

40

Кроме того, позици ми 21.1,

21.2, ..., 21.N обозначены группы входов логических условий, 22.1, 22.2, ..., 22.N и 23.1., 23.2, ..., 23.(К-1) обозначены группы микроопе- дг ахщонных и кода команды выходов БКУ соответственно, позици ми 24.1,

24.2, ..., 24.N и 25.1., 25.2,

25.N обозначены выходы микроопераций Конец работы и Конец команды соответственно , а позицией 26 - выход элемента И 8.

На фиг. 2 представлены следующие элементы: блок 27.R пам ти микрокоанд , регистр 28.R адреса, коммутаор 29.R адреса, мультиплексор 30.R огических условий, элемент И 31.R, егистр 32.R микроопераций, регистр 3.R кода команды.

50

Q 5

5 о

0

г

0

На фиг. 3 обозначены триггер 34 пуска и генератор 35 тактовых импульсов соответственно.

На фиг. 4 использованы следующие обозначени : А. - команды, выполн емые J-M .БКУ. (где j - номер БКУ, i - номер выполн емой команды); Г - такт работы БКУ (где k - количество команд в реализуемой программе).

Устройство работает следующиг образом .

Предлагаемое устройство можно разделить на два уровн  управлени ; первьш, содержащий ПЗУ1: регистр 2 адреса, коммутатор 3 адреса, мультиплексор 4 и элемент И 5, и второй, содержащий БКУ 9.1-9.N и элементы, управл ю1цие ч работой.

В исходном состо нии все элементы пам ти обнулены, за исключением триггеров конца команды регистров 32 блоков 9.1-9.N, которые формируют единичные сигналы на выходах 25.1- 25.N. Б результате на выходе 26 элемента И 8 присутствует единичный сигнал . На выходе конца команды блока 1 присутствует нулевой сигнал (по нулевому адресу в ПЗУ 1 записан нулевой код), открывающий коммутатор 3 по входу 16 -.

По сигналу запуска, поступающему на вход 18 устройства, блок 7 син- хронизаи ии начинает генерировать последовательность импульсов.

Первый уровень управлени  функционирует только в случае, если во втором уровне все БКУ завершили выполнение команд, о чем свидетельствуют микрокоманды Конец команды на их выходах 25.1, 25.2, ..., 25.N. В этом случае по первому тактовому импульсу с выхода 19 блока 7 синхронизации, поступающему на синхровход регистра 2 адреса через элемент И 6, в регистр 2 адреса считьшаетс  адрес очередной команды, котора  выбираетс  по нему из ПЗУ 1.

Адрес очередной команды поступает с адресного выхода ПЗУ 1 на первый информационный вход коммутатора 3 адреса, на управл ющий вход которого поступает единичный сигнал. Коммутатор 3 в очередном такте пропускает на. вход регистра 2 адреса адрес очередной команды, записанный в формате ПЗУ 1, или код операции с входа 16.

Проверка логических условий происходит следующим образом.

На вход 17 мультиплексора 4 по- стуттает код значений логических условий . На другой вход мультиплексора поступает код номера провер емого логического услови  с выхода пол  логически5С условий ПЗУ 1. На выходе мультиплексора 4 по вл етс  сигнал, соответствзтощий значению провер емого логического услови . Этот сигнал поступает на вход- элемента ИЛИ 5, на второй вход которого поступает сигнал О модифицируемого разр да a,zipeca микрокоманды, записанный в формате микрокоманды ветвлени . На выходе элемента ИЛИ 5 образуетс  сигнал, соответствующий значению логических условий, постзшающий в качестве младшего разр да адреса на вход коммутатора 3 адреса. На этом ра бота первого уровн  з равлени  завершаетс .

По импульсу запуска триггер 10, 1 переводитс  в положение 1 и разблокирует элементы И13,1и14,1,Йо второму тактовому импульсу, поступающему с выхода 20 устройства синхронизации через элемент И 13,1 на вход синхронизации регистра 28,1 первого БКУ, в регистр 28 через коммутатор 29,1 адреса считываетс  код команды с выхода кода команды ПЗУ 1 первого уровн  управлени . Считанный код команды  вл етс  адресом первой микрокоманды , реализуемой первым БКУ, Ее операционна  часть по первому тактовому импульсу заноситс  в регистр 30.1 микроопераций, адрес очередной .микрокоманды через коммутатор 29,1 по второму тактовому импульсу заноситс  в регистр 28,1 и по очередному тактовому импульсу работа ВКУ продолжаетс  аналогично описанной. :

Проверка логических условий в БКУ ничем не отличаетс  от аналогичной операции на первом уровне управлени ,

В формате микрокоманды БКУ, содер жащей микрооперацию Конец команды, содержитс  метка Ml, обеспечивающа  запись адресной части микрокоманды в буферный регистр 32,К, Этот адрес представл ет собой код операции А,, вьшолн ющейс  БКУ команды.

Сигнал микрооперации Конец команды с выхода 25 разблокирует второй вход коммутатора 29 адреса, поступает на вход одновибратора15.1, формирующего импульс записи второго

0

5

0

5

0

5

0

5

0

БКУ, а также на вход элемента И 8 и блокирует прохождение второго тактового импульса элемент И 6. При этом элементом И 8 выполн етс  функци  F т, т, ,.

m

m,,

- т.. 1,

m|y, причем следовательг

1

но , F 1, Этот сигнал разблокирует элемент И 6, разреша  тем самым по очередному первому тактовому импульсу работу первого уровн  управле ни . На этом завершаетс  первый такт работы. По импульсу запуска с выхода одновибратора 15,1 триггер 10.2 устанавливаетс  в единичное состо ние , разреша  работу второго БКУ 2. Таким образом, начинаетс  второй такт работы. При этом в пер- jBOM БКУ считываетс  код операции Aj а во втором БКУ А,

Работа устройства продолжаетс  по описанному алгоритму.

При этом в каждом такте К-й БКУ

работает по коду операции д к

Kt1-i

где К - номер БКУ;

j - номер такта работы,

Работа системы прекращаетс  по сигналам микроопераций Конец работы , обнул ющим триггеры 10,1, 10.2, ..., 10,N последовательно по тактам работы. Сигнал Конец работы с выхода 24,1 блокирует также элемент И 6, а с выхода 24.N обнул ет триггер 36 запуска, тем самым прекраща  генерацию импульсов генератором 37, По импульсу запуска, поступающет гу на вход 18, работа устройства возобновл етс  ,

Функционирование МПУС можно разбить на три стадии: перва  стади  - это стади  вт гивани , когда последовательно (фиг, 5) диаграммы БКУ включаютс  в работу. Причем в каждом последую1чем такте число работающих БКУ увеличиваетс  на один. Отсюда видно, что стади  вт гивани  длитс  ровно N-1 такт дл  случа , когда количество команд в программе устройства превышает количество обслуживаемых ею каналов, т,е, количество БКУ

55

вт г

Ы-1(такт), если К N,

где К - количество команд в выполн  -

емой программе; N - количество БКУ.

:iS

Фи«.Л

Claims (1)

1. Авторское свидетельство СССР № 905818, кл. G 06 F 9/22, 1982. . МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ, содержащее блок памяти микрокоманд, регистр адреса, коммутатор адреса, мультиплексор логических условий, первый и второй элементы И, элемент ИЛИ, группу блоков конвейерного управления, каждый из которых содержит блок памяти микрокоманд, регистр адреса, коммутатор адреса, мультиплексор логических условий, элемент ИЛИ, причем вход логических условий устройства и выход поля логических условий блока памяти микрокоманд соединены соответственно с информационным и управляющим входами мультиплексора логических условий, выход которого соединен с первым входом элемента ИЛИ, с первого по (М-1)й- выходы поля немодифицируемых разрядов адреса блока памяти микрокоманд (где М - разрядность адреса микрокоманд) соединены с первого по (М-1)-й вход первой группы информационных входов коммутатора адреса, выход поля модифицируемого разряда адреса блока памяти микрокоманд соединен с вторым входом элемента ИЛИ, выход которого соединен с М-м’входом первой группы информационных входов коммутатора адреса, группа входов кода команды устройства соединена соответственно с входами второй группы информационных входов коммутатора адреса, выход которого соединен с информационным входом регистра ад реса, выход которого соединен с адресным входом блока памяти микрокоманд, группа входов логических условий устройства соединена.с входами логических условий блоков конвейерного управления группы, выходы микроопераций которых соединены с выходами микроопераций' устройства, выходы признака конца команды блоков конвей ерного управления группы соединены с группой входов первого элемента И, отличающееся тем, что, с целью повышения быстродействия, в него введены группа триггеров, первая и вторая группы элементов И, пер* вая и вторая группы элементов И-НЕ, группа одновибраторов, блок синхронизации, содержащий триггер пуска и генератор тактовых импульсов, в блок · конвейерного управления введены регистр кода команды и регистр микроопераций, причем вход пуска устройства соединен с входом установки в единицу триггера пуска, блок синхронизации выход которого соединен с входом запуска генератора тактовых импульсов блока синхронизации, первый выход которого соединен с первыми входами элементов И первой группы, выходы которых соединены с входами синхронизации соответствующих регист ров адреса блоков конвейерного уп равления группы, выход регистра адреса j-ro блока конвейерного управления соединен с адресным входом блока памяти микрокоманд j-ro блока кон вейерного управления, выход поля логических условий которого соединен с управляющим входом мультиплексора логических условий j-no блока конвейерного управления, выход которого соединен с первым входом элемента ИЛИ j-ro блока конвейерного управления, выход которого соединен с К-м входом первой группы информационных входов коммутатора адреса j-ro блока конвейерного управления (где К - разрядность адреса микрокоманд), выход поля модифицируемого разряда адреса блока памяти микрокоманд j-ro блока конвейерного управления соединен с вторым входом элемента ИЛИ j-ro блока конвейерного управления, с первого по (К-1)-й выходы поля немодифицируемых разрядов адреса блока памяти микрокоманд j-ro блока конвейерного управления соединены с первого по (К-1)-й вход первой группы информационных входов коммутатора адреса j-ro блока конвейерного управления и с информационными входами регистра кода команды j-ro блока конвейерного управления, выход поля микроопераций блока памяти микрокоманд ,j-ro блока конвейерного управления соединен с информационным входом регистра микроопераций j-ro блока конвейерного управления, выходы признака конца команды и микроопераций которого соединены соответственно с управляющими входами коммутатора адреса j-ro блока конвейерного управления и с выходом микроопераций j-ro блока конвейерного управления, выход поля признака разрешения записи блока памяти микрокоманд j-ro блока конвейерного управления соединен с входом разрешения записи регистра кода команды j-ro блока конвейерного управления, выход которого соединен с выходом кода команды j-ro блока конвейерного управления, вход кода команды j-ro блока конвейерного управления’ соединен с второй группой информационных входов коммутатора адреса j-ro блока конвейерного управления, выход поля адреса команды блока памяти микрокоманд соединен с входом кода команды первого блока конвейерного управления группы, второй выход генератора тактовых им пульсов блока синхронизации соединен с первым прямым входом второго элемента И и первыми входами элемента И второй группы, выход j-ro элемента И второй группы которых соединен с входом синхронизации регистра кода команды j-ro блока конвейерного управления группы и с входом синхронит зации регистра микроопераций j-ro блока конвейерного управления группы, выход признака конца работы которого соединен с входом установки в ноль j-ro триггера группы, выход признака кода работы первого блока конвейерного управления группы соединен с инверсным входом второго элемента И, выход кода команды ΐ-го блока конвейерного управления (i = 1, N-1) соединен с входом кода команды (i+1)-ro блока конвейерного управления, вход пуска устройства соединен с входом установки в единицу первого триггера группы, выход j-ro триггера группы соединен.с вторыми входами j-ro элемента И первой и второй групп, выход признака кода команды i-го блока конвейерного управления соединен с i-ми входами элементов И-НЕ первой группы, первым входом i-ro элемента И-НЕ второй группы и i-м одновибратором группы, выход которого соединен с входом установки в единицу (i+1)-ro триггера группы, выход признака конца команды N-гр блока конвейерного управления группы соединен с N-м входом каждого элемента И-НЕ первой группы й первым входом N-ro элемента второй группы, выход j-ro элемента И-НЕ первой группы соединен с вторым входом j-ro элемента И-НЕ второй группы, выход которого соединен с третьими входами j-x элементов И первой и второй групп, выход признака конца работы N-ro блока конвейерного управления группы соединен с входом установки в ноль триггера запуска блока синхронизации, выход первого элемента И соединен с вторым прямым входом второго элемента И, выход которого соеди· нен с входом синхронизации регистра адреса, выход признака конца команды блока памяти' микрокоманд соединен с управляющими входами коммутатора адреса..