SU1439582A1

SU1439582A1 - Устройство дл делени переменной на целое число

Info

Publication number: SU1439582A1
Application number: SU874250030A
Authority: SU
Inventors: Виктор Евдокимович Золотовский; Роальд Валентинович Коробков
Original assignee: Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority date: 1987-05-27
Filing date: 1987-05-27
Publication date: 1988-11-23

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в различных системах дл вычислени элементарных функций. Целью изобретени вл етс повьшение быстродействи устройства Дл этого устройство дл делени переменной на целое число, содержащее сумматор-вы- читатель 3, регистр 4, триггер 5, сдвиговые регистры 6, 10, имеет новую организацию св зейо 1 ил

Description

3

1

(О

(Л

г

Ль// л

1

Изобретение относитс к вычислительной технике и может быть использовано в различных системах дл вычислени элементарных функгщй.

Целью изобретени вл етс повышение быстродействи о

На гтертехе представлена схема устройства дл делени переменной на цапое число о

Устройство содержит вход 1 числа устройства, вход 2 начальной установки устройства5 сумматор-вычитатель S регистр 4, триггер 5, первьй сдвиго- вьш регистр бр тактовый вход 7 устройства , вход 8 знака переменной устройства j вьк.од 9 устройства,, второй сдвиговьм регистр 10 и вход 11 модул переменной устройства.

Устройство работает следующим об- разоМс

На вход 1 устройства подаетс значение числа Кэ значение модул переменной X с входа 11 устройства записываетс в регистр 10, Триггер 5 устанавливаетс в единичное cocTOHirnie сигнагЕо.м с входа 2 устройства. Так как К всегда положительно, то знак результата совпадает со знаком X, Результат формируетс в виде модул числаэ а знак X заноситс в регистр однозременно с записью значагцих в регистр I Oo Деление начинаетс с подачей тактовых импульсов, кольтаес во которых равно количеству еш-)х разр дов частного., на вход 7 устройства о

Дл удобства дальнейша работа иоштюстрируетс примером делени X -OoHOIOI (.1с110101) на 5(0101)., Сумматор-вычитатель 3 принципиально молсет иметь произвольное число разр дов Го В рассматриваемом устройстве г 9 гшюс два знаковых разр да (всего 11 разр дов);

Ргсб 00000

,6 0000010

,6 0000100

11 11111100

3 т

00 00000101

00 00000001 Рг.6 0001001

4 т

00 00000011 00 00000101 11 11111110 Рг.6 0010010

11 11111100 00 00000101 00 00000001

Рг„6 0100101

ш

00 00000011

00 00000101 V

11 11111110 Ргоб 1001010

Таким образом, результат У .1 „001010 -ОоООЮЮо

х

5

Claims

Формула изобретени

. Устройство дл делени переменной на целое число, содержащее сумматор- вычитатель;, регистр, первьй и второй сдвиговые регистры, триггер, причем выход регистра соединен с входами разр дов, кроме младшего, первого информационного входа сумматора-вы™

0

5

0

5

0

5

разр да которых соединен с информационным входом триггера, вход установки в 1 которого соединен с входом начальной установки устройства, тактовый вход которого соединен с входом разрешени приема триггера, с входа ш разрешени сдвига первого и второго сдвиговых регистров, выход первого сдвигового регистра вл етс выходом устройства, вход модул переменной устройства соединен с информационным входом второго сдвигового регистра, отличающеес тем, что, с целью повышени быстродействи , вход знака переменной устройства соединен с установочным входом первого сдвигового регистра, ин- формационньй вход которого соединен с информа.ционным входом триггера,, пр мой и инверсный выходы которого соединены соответственно с входами разрешени вычитани и сложени суммато- ра-вычитате:: Я, второй информационньй вход которого соединен с входом числа устройства, выходы значалщх разр дов сумматора-вычит.ател соединены со сдвигом на один разр д в сторону старших разр дов с входами разр дов регистра , выход второго сдвигового регистра соединен с входом младшего разр да первого информационного входа сумматора-вычитател о