SU1427580A1

SU1427580A1 - Адаптивный корректор межсимвольной интерференции

Info

Publication number: SU1427580A1
Application number: SU864115683A
Authority: SU
Inventors: Андрей Михайлович Лазарев
Original assignee: Предприятие П/Я В-8161
Priority date: 1986-09-11
Filing date: 1986-09-11
Publication date: 1988-09-30

Abstract

Изобретение относитс к электросв зи . Цель изобретени - уменьшение времени настройки и повышение точности коррекции путем адаптации шага настройки. Корректор содержит линии задержки 1 и 15, сумматор 3, регулируемые усилители 4, интегриру- кнцие эл-ты 5, перемножителк 6 и 14, регенератор 7, блоки вычитани 8 и 11, квадратор 9, интегратор 10 со сбросом, выпр митель 12 и блок делени 13. Перемножение в перемножителе 14 сигнала ошибки, формируемого на выходе блока вычитани 8, и сигнала посто нной адаптации (шага подстройки ) , формируемого на выходе блока делени 13, обеспечивает изменение скорости и точности коррекции в зависимости от качества коррекции, 1 ил.

Description

11

Изобретение относитс к электросв зи и предназначено дл коррекции межсимвольной интерференции в устройствах передачи данных.

Цель изобретени - уменьшение времени настройки и повышение точности коррекции.

На чертеже представлена электри- ческа структурна схема адаптивного корректора межсимвольной интерференции .

Адаптивный корректор межсимвольной интерференции содержит п отводную линию 1 задержки, состо щую из (n-t)элементов 2 задержки, сумматор 3, п регулируемых усилителей А, п интегрирующих элементов 5, п перемножителей 6, регенератор 7, блок 8 вычитани , квадратор 9, интегратор 1 со сбросом, дополнительный блок 11 вычитани , выпр митель 12, блок 13 делени , дополнительный перемножитель 14, дополнительную линию 15 задержки .

Адаптивный корректор межсимвольно интерференции работает следующим образом .

Входной сигнал поступает на вход линии 1 задержки, а также на вход первого регулируемого усилител 4 и на первый вход первого перемножител 6, Через элементы 2 задержки линии 1 задержки сигнал поступает на все остальные регулируемые усилители 4 и на первые входы всех остальных пере- Множителей 6. Управление регулируемыми усилител ми 4 проводитс сигналом с выходов перемножителей 6 через интегрирующий элемент 5. С выходов всех регулируемых усилителей 4 сигналы поступают на входы сумматора 3, выход которого вл етс выходом корректора . Одновременно формируетс сигнал управлени корректором. Сигнал с выхода сумматора 3 поступает на первый вход блока 8 вычитани , на второй вход которого поступает оценка переданного символа данных с выхода регенератора 7. На выходе блока 8 вычитани формируетс разность между сигналом и его оценкой, (т.е. сигнал ошибки), котора поступает на вход дополнительного перемножител 14 и первый и второй входы квадратора 9. Квадрат с игнала ошибки поступает на вход интегратора со сбросом 10. Врем интегрировани выбираетс равным М тактовых интервало

передаваемых символов данных. Сигнал оценки среднеквадратической ошибки Е с выхода интегратора 10 со сбросом 10 поступает на первый вход дополнительного блока 11 вычитани .

На выходе дополнительного блока 11 формируетс сигнал, соответствую- шдй разности между сигналом Е и

этим же сигналом, задержанным на М тактовых интервалов посредством дополнительной линии 13 задержки.

Посто нна адаптации (шаг подстройки ) (U устройства формируетс на выходе блока 13 делени по следующему правилу

pN Е,

Операци вычис-лени модул необходима дл того, чтобы исключить возможность возникновени отрицательных з.начений , так как по определению UN-О , Эта операци осуществл етс выпр мителем 12.

Перемножение сигнала ошибки, формируемого на вькоде блока 8, и сигнала UNс выхода блока 13, осуществл емое в дополнительном перемножителе 14, обеспечиваетс изменение скорости и точности коррекции в зависимости от качества коррекции.

Claims

Формула изобретени

Адаптивный корректор межсимвольной интерференции,содержащий п интегрующих элементов, п отводную линию задержки, отводы которой подключгены соответственно к входам п регулируемых усилителей и к первым входам п перемножителей , выходы каждого из которых через интегрируюш 1й элемент подключены сооветственно к управл ющим входам регулируемых усилителей, выходы которых через последовательно соединенные сумматор и регенератор подключены к первому входу блока вычитани , к второму входу которого подключен выход сумматора, отличающийс тем, что, с целью уменьшени времени настройки и повьшени точности коррекции путем адаптации щага настройки , между выходом первого блока в ьгчитани и вторым входом п перемно- . жителей введены последовательно соединенные квадратор, интегратор со сбросом, дополнительна лини задерж 1427586

ки, дополнительный блок вычитани , тельный перемножитель, к входу кото- выпр митель, блок делени и дополни- рого подключен выход блока вычитани