SU1383505A1 - Преобразователь двоичного кода в двоично-дес тичный код угловых единиц - Google Patents

Abstract

Изобретение относитс  к области автоматики и цифровой вычислительной техники и может быть использовано при построении след щих двоично-дес тичных преобразователей. Целью изобретени   вл етс  сокращение времени преобразовани . Поставленна  цель достигаетс  тем, что в преобразователь.

Description

ю J:3

J3

f

9

ll

Э

|-t

1 г

s«

(Л

00 00

со сд о сд

15

16

D

с|одержа1ций группу элементов ИСКЛЮЧАЮ- 11|ЕЕ ШШ 1, сумматор 2., регистр.3, с|хему сравнени  4, элементы И 5,6, э лемент ИЛИ 7, двоично-дес тичный ре- версивньш счетчик 9, дополнительно

введены коммутатор 14, посто нное поминающее устройство 15, регистр последовательного приближени  16, счетчик 17, одновибратор 18, элемент И 19. 1 табл. 1 ил.

i.1

Изобретение относитс  к автомати- к|е и вычислительной технике и может б|ыть использовано в системах автоматического управлени , сбора информации, к|онтрол  производственных процессов д|п  визуальной оценки в угловых еди- посто нных и измен ющихс  угло- величин, представл емых в двоич- нЬм цифровом коде.

Целью изобретени   вл етс  сокра- прение времени готовно.сти преобразовател  к ,

На чертеже приведена блок-схема предлагаемого преобразовател .

Преобразователь содержит группу 1 э}лементбв ИСКЛЮЧАЮЩЕЕ ИЛИ, сумматор 2 р|егистр 3, схему 4 сравнени  кодов, э лементы И 5 и 6, элемент ИЛИ 7, эле- НЕ 8, двоично-дес тичный ревер- с1ивньй счетчик 9, вход 10 коНстанты йреобразовател , вход 11 сброса пре- о бразовател , тактовьй вход 12 пре- фразовател , информа11;ионньй вход 13 феобразовател , коммутатор 14, по- cJTOHHHoe запоминающее устройство 15, р егистр 16 -последовательного прибли- ени , счетчик 17, одновибратор 18, з-лемент И 19.

Дл  достижени  указанной цели в г(редлагаемом преобразователе исполь- дуетс  комбинированньй алгоритм получени  эквивалента входного кода, который начинаетс  п тактами последовательного приближени  (поразр дно, начина  со старшего разр да), а про- должаетс  след щим режимом работы до сравнени  кодов в схеме 4.

Преобразователь работает следующим образом.

Сигналом по входу .11 сброса, по- данным вследствие включени  питани  или независимо от этого, устанавлива- «;тс  в исходное состо ние регистр 3,

а также двоично-дес тичный реверсив- ньм счетчик 9, регистр 16 последовательного приближени  и счетчик 17. Первый вслед за этим тактовый импульс с входа 12 тактовых импульсов проходит через элемент И 19, поскольку второй его вход подключен к инверсному выходу счетчика 17, наход щегос  в единичном состо нии. С выхода элемента И 19 тактовый импульс следует на тактовый вход регистра 16 последовательного приближени , на выходах которого устанавливаетс  код 01, . . 1, (см. таблицу), соответствующий первой половине полного угла. Этот код в качестве адреса поступает на посто нное запоминающее устройство 15, где записаны две группы слов: D - коды которых соответствуют двоично-дес тичному коду разр дности N угловой меры, Е - коды которых соответствуют двоичному коду разр дности N угловой меры. Код D из посто нно- .го запоминающего устройства через коммутатор 14 поступает на вход регистра 3, откуда импульсом с выхода элемента ИЛИ 7 перезаписываетс  на первый вход схемы 4 сравнени  и на вход сумматора 2. Выход сумматора 2 подключен к второму входу коммутатора 14, который при наличии единичного уровн  на выходе счетчика 17 отключает его от входа регистра 3.

В таблице приведены переходы регистра прследовательного приближени .

На втором выходе схемы 4 сравнени  вырабатываетс  единичньй сигнал, если код на входе 13 больше кода D, и нулевой, если код на входе 13 меньше кода D. Сигнал сравнени  записываетс  в старший разр д регистра 16 последовательного приближени  по приходу на его тактовый вход второго тактового импульса (см. табллцу). По второму тактовому .импульсу с входа 12, аналогично описанному, происходит определение квадранта, в котором находитс  угол, эквйвалеЕТТный входному коду. При этом в регистре 16 формируетс  два равр да кода D.

По третьему, четвертому и т.д. импульсам определ ютс  октант, шестнадцата  и т.д. части полного угла, в которых находитс  значение определ емого .угла. При этом на выходах D и Е посто нного запоминающего устройства 15 формируютс  коды, хран щиес  по адресам, соответствующим указанньм дол м полного угла в две- ичном и двоично-дес тичном кодах.

Практически нет необходимости. в количестве разр дов, определ емых последовательньм приближением, большим четырех, поэтому целесообразно дл  управлени  переходом к след щему режиму работы воспользоватьс  выходом третьего разр да Q счетчика 17. По приходу с тактового входа 12 п того тактового импульса на выходе счетчика 17 формируетс  нулевой сигнал и элемент И 19 закрываетс . По нулевому уровню на выходе счетчика 17 коммутатор 14 отключает от входа регистра 3 выход D посто нного запоминающего устройства 15 и подключает выход сумматора 2 к входу регистра 3,

По спаду логического уровн  на выходе счетчика 17 однови.братором 18 вырабатываетс  импульс, управл кнций записью двоично-дес тичного кода угловых единиц Е с выхода посто нного запоминающего устройства 15 в двоич но-дее тйчньм реверсивный счетчик 9 по его информационным входам.

Таким образом, блок-схема преобразовател  приходит в соответствие, необходимое дл  работы его в след ще режиме и, начина  с шестого тактовог импульса, преобразователь функционирует в полном соответствии с описанием его работы, приводимым дл  известного устройства, однако в пределах 1/6 части полного угла. ;

Врем , необходимое дл  вхождени  преобразовател  в след щий режим в этом случав соответственно в 16 раз меньше, чем на полном угле.

Claims (1)

1. Формула изобретени 

   Преобразователь двоичного кода в двоично-дес тичный код.угловых еди0

   5

   0

   5

   0

   5

   0

   5

   0

   5

   ниц, содержащий сумматор, pei-истр, схему сравнени , первый и второй элементы И, элемент ИЛИ, двоично-дес тичный реверсивный счетчик, элемент НЕ и группу элементов ИСКЛЮЧАРЦЕЕ Ш1И, первые входы элементов ИСЮ1ЮЧА10ЩЕЕ ИЛИ группы соединены с входом константы преобразовател , вторые входы соединены с выходом Больше схемы сравнени  и с входом переноса сумматора , первые входы которого соединены с выходами элементов ИСЮ1ЮЧАЮЩЕЕ ИЛИ группы,, вторые, входы сумматора соединены с выходами регистра и с первыми входами схемы сравнени , вторые входы которой соединены с информационным входом преобразовател , вход сброса которого соединен с входами сброса регистра и двоично-дес тичного реверсивного счетчика, выходы которого  вл ютс  выходами преобразовател , тактовьБ вход которого соединен с первыми входами первого и второго элементов И, вторые, входы которых соединены соответственно с выходами Меньше и Больше схемы сравнени , а третьи входы первого и второго элементов И через элемент НЕ подключены к входу сброса преобразовател , вько- ды первого и второго элементов И соединены соответственно с входами инкремента и декремента двоично-дес тичного реверсивного счетчика и к первому и второму входам первого элемента ИЛИ, выход которого соединен с входом записи регистра, отличающийс  тем, что, с целью сокращени  времени преобразов а.ни , в него введены коммутатор, посто нное запоминающее устройство, одновибра- тор, счетчик, третий элемент И и регистр последовательного прибл11жени , тактовый вход которого соединен с выходом третьего элемента И и с синхро- входом счетчика, выход которого соединен с первым входом третьего элемента И, с управл ющим входом коммутатора и через одновибратор с входом записи двоично-дес тичного реверсивного счетчика, информационные входы которого подключены к группе выходов двоично-дес тичного кода посто нного запоминающего устройства, группа выходов двоичного кода которого соединена с первой группой входов коммутатора , втора  группа входов которого соединена с выходами сумматора, а выходы коммутатора соединены с инфор5 13835056

   мационными входами регистра, адресныенени , вход сброса регистра последойходы посто нного запоминающего уст-нательного приближени  соединен с

   ройства соединены с выходами регист-входом сброса преобразовател  и последовательного приближени ,г дом сброса счетчика, тактовый йход

   информационньш вход которого соеди-преобразовател  соединен с вторым

   нен с выходом Больше схемы срав-входом третьего элемента И.