SU1352663A1 - Устройство синхронизации шумоподобных сигналов - Google Patents

Abstract

Изобретение относитс  к технике св зи. Цель изобретени  - повышение помехоустойчивости приема шумоподоб- ных,сигналов (ШПС) в услови х много- лучевости, Устр-во содержит М каналов 1 обработки сигнала, обнаружитель 2 сигнала, линию задержки 3, формирователь 4 управл ющих сигналов, М накопителей 5, коммутатор 6 и решающий блок 7. В момент обнаружени  A/-W луча обнаружитель 2 оценивает его амплитуду и эта оценка поступает в первый канал 1 непосредственно, а в остальные каналы 1 через отводы линии задержки 3. В каналах 1 производитс  коррел ционное сжатие посылок и преобразование ШПС в бипол рный сигнал. Затем в накопител х 5 накапливаетс  мощность всех лучей, превысивших порог обнарзтжени  на интервале , равном времени пам ти канала 1, и эти сигналы через коммутатор 6 поочередно подключаютс  к решающему блоку 7. Цель достигаетс  введением обнар жител  2, линии задержки 3 и коммутатора 6, с помощью которых . подстройка производитс  только по оценкам временного положени  . Изменени  амплитуды лучей, превысивших порог обнаружени , не сказываютс  на работе устр-ва синхронизации . 2 3,п. ф-лы, 3 ил. СО сд ю С35

Description

Изобретение относитс  к технике св зи и может быть использовано в системах передачи двоичной информации широкополосными сигнапами по каналам с многолучевым распространением

Целью изобретени   вл етс  повышение помехоустойчивости приема BjyMO- подобных сигналов в услови х много- лучевости.

На фиг,1 представлена структурна  электрическа  схема устройства синхронизации шумоподобных сигналов; на фиг.2 - структурна  электрическа 

схема формировател  управл ющих сигна-15 подаетс  на второй вход первого калов; на фиг.З - структурна  электри- нала Г обработки и через соответствующие отводы линии задержки 3 - на вторые входы всех остальных каналов 1 обработки. Сигналы с выходов каналов обработки 1 поступают на соответствующие входы накопителей 5. Очередность сброса накопителей 5 задаетс  сигналами, поступающими на вторые входы накопителей 5 из форми- 25 рова тел  4 управл ющих сигналов. Выходы накопителей 5 с помощью коммутатора 6 поочередно подключаютс  ко входу решающего блока 7. Управление коммутатором 6 осуществл етс  по команде из формировател  4.

ческа  схема канала обработки.

Устройство синхронизации, шумоподобных сигналов содержит М каналов 1 обработки сигнала (гдеМ ,2,3,.. ) обнаружитель 2 сигнала, линиро задержки 3, формирователь 4 управл ю- , щих сигналов, М накопителей 5 (где М I, 2,...3), коммутатор 6, решающий блок 7.

Формирователь 4 управл ющих сигналов (фиг.2)- содержит опорный генератор 8, делитель 9 частоты блок 10 управлени  коэффициентом делени , первый и второй дешифраторы 11 и 12, первый элемент задержки 13, элемент И 14у первый ключ 15, первый блок пам ти 16, второй ключ 17, блок 18 вычитани , четвертый ключ 9, второй блок пам ти 20, третий ключ 21, вто- рой элемент задержки 22, кольцевой счетчик 23, М дополнительных элементов И 24 (где М 1,2,,. i).

Канал обработки сигнала 1 (фнг.З) содержит два согласованных фильтра

25 и 252, два амплитудных детектора

26 и 262, два умножител  27 и 27 и блок 28 вычитани .

Устройство работает следующим образом .

Примен емый многолучевой шумопо- добный сигнал (ШПС) поступает на, первые входы каналов 1 обработки сигнала , где производитс  коррел ционное сжатие посыпок. Входной сигнал go представл ет собой последовательность из М неповтор ющихс  ШПС. Обща  длительность этой последовательности выбираетс  больше времени пам ти кахода обнаружител  2 в формирователе 4 снова фиксируетс  задержка этого луча относительно цикла работы формировател  4. Далее производитс  сравнение величин задержки, записанных на текущем и предыдущем циклах. Нэ разности этих величин формируетс  сигнал подстройки, В результате границы интервапов накоплени  в накопи- 45 тел х 5 сдвигаютс  таким образом, чтобы вс  пачка откликов на очередной сигнал попадала в интервал накоп лени  .

Пример функционального раскрыти  формировател  4 управл ющих сигналов представлен на фиг.2,

Блок работает следующим образом.

При по влении импульса на первом входе элемента И 14 н отсутствии занала , а длительность каждого из ШПС 55 прещающего (нулевого) потенциала на (длительность одной информационной посыпки) равна Т/М. Дл  передачи используетс  ансамбль из 2М ШПС, половтором входе замыкаетс  первый ключ 15 и состо ние разр дов делител  9 частоты в виде двоичного числа запоминаетс  в первом блоке пам ти 16.

вина которых (S

о

12

1M

предназначена дл  передачи символа 1, а друга  (S,, , О.

г

PJ

дл  передачи

В момент обнаружени  сигнала ( луча ) на втором выходе обнаружител  2 по вл етс  единичньм потенциал, который подаетс  на вход формировател  4 управл ющих сигналов. По этой команде в формирователе А фиксируетс  временна  задержка обнаруженного луча . Одновременно с этим на первом выходе обнаружител  2 по вл етс  оценка амплитуды этого луча, котора 

подаетс  на второй вход первого канала Г обработки и через соответст

вующие отводы линии задержки 3 - на вторые входы всех остальных каналов 1 обработки. Сигналы с выходов каналов обработки 1 поступают на соответствующие входы накопителей 5. Очередность сброса накопителей 5 задаетс  сигналами, поступающими на вторые входы накопителей 5 из форми- рова тел  4 управл ющих сигналов. Выходы накопителей 5 с помощью комму, татора 6 поочередно подключаютс  ко входу решающего блока 7. Управление коммутатором 6 осуществл етс  по команде из формировател  4.

5

Через интервал времени t .Т во входной последовательности снова по вл етс  сигнал, соответствующий первой временной позиции, т.е« сигнал S,. или So . По команде с

0

o

- 0-1 r ji icififj : второго ВЫ

хода обнаружител  2 в формирователе 4 снова фиксируетс  задержка этого луча относительно цикла работы формировател  4. Далее производитс  сравнение величин задержки, записанных на текущем и предыдущем циклах. Нэ разности этих величин формируетс  сигнал подстройки, В результате границы интервапов накоплени  в накопи- 5 тел х 5 сдвигаютс  таким образом, чтобы вс  пачка откликов на очередной сигнал попадала в интервал накоплени  .

Пример функционального раскрыти  формировател  4 управл ющих сигналов представлен на фиг.2,

Блок работает следующим образом.

При по влении импульса на первом входе элемента И 14 н отсутствии запрещающего (нулевого) потенциала на

втором входе замыкаетс  первый ключ 15 и состо ние разр дов делител  9 частоты в виде двоичного числа запоминаетс  в первом блоке пам ти 16.

На выходе К-го разр да делител  9 частоты формируютс  С1шхроимпульсы с периодом, равным tj Т/М, которые поступают на вход кольцевого счетчика 23 и через второй элемент 22 за- держки - на первые входы дополнительных элементов И 24. Выходные сигналы кольцевого счетчика 23 поступают на вторые входы соответствующих допол- нительньк элементов И 24 и на выходы формировател  4 дл  управлени  коммутатором 6. Выходные сигналы дополнительных элементов И 24 используютс  дл  сброса накопителей 5.

После запоминани  состо ни  делител  9 частоты соответствующего моменту обнаружени  первого луча, на выходе первого дешифратора 11 формируетс  потенциал, запирающий элемент И 14 на врем , приблизительно равное времени пам ти канала. Импульс с выхода второго дешифратора 12 замыкает ключи 17 и 19, в результате чего числа, хран щиес  в блоках пам ти 16 и 20, подаютс  на входы блока вычитани  18, вьЪсодной сигнал которого преобразуетс  в блоке 10 управлени  коэффициентом делени  и поступает на управл ющий вход делител  9 частоты. После этого по импульсу с выхода первого элемента 13 задержки замыкаетс  ключ 21 и число из первого блока пам ти 16 переписываетс  во вто- рой блок пам ти 20. На каждом цикле работы делител  9 частоты во втором блоке пам ти 20 хранитс  число, соответствующее временной задержке первого луча на предыдущем цикле, В первьш блок пам ти 16 записываетс  задержка первого луча на текущем цикле . Из разности этих двух чисел фор- .мируетс  сигнал управлени  коэффициентом делени  9 частоты: коэффициент пересчета делител  9 увеличиваетс  или уменьшаетс  так, чтобы число, соответствующее задержке первого луча, стремилось к нулю. При этом происходит совмещение циклов работы делител  9 частоты с циклами прихода принимаемого многолучевого сигнала.

Структурна  схема канала 1 обработки приведена на фиг,3. Проход  согласованные фильтры 25 канала 1 обработки сигнала, ШПС сжимаетс  во времени, далее детектируетс  в амплитудных детекторах 26, умножаетс  на оценку амплитуды в умножител х

27 и преобразуетс  в бипол рньш сигнал с помощью блока вычитани  28,

В накопител х 5 происходит накопление мощности всех лучей, превысивших порог обнаружени  на интервале, равном времени пам ти канала.

Решающий блок 7 принимает решение о том, что передавалс  символ I, . если в момент опроса на его входе присутствует положительный потенциал, и решение, что передавалс  О, - при отрицательном потенциале на опросном входе.

Таким образом, подстройка производитс  только по оценкам временного положени  лучей. Изменени  амплитуды лучей, превысивших порог обнаружени , не сказываютс  на работе устройства С1шхрониз ации,

Claims (2)

1. Формула изобретени 

   1, Устройство синхронизации щумо- подобных сигналов, содержащее последовательно соединенные М каналов обработки , объединенные первые входы которых  вл ютс  сигнальным входом устройства синхронизации шумоподобо

   0

   5

   5

   0

   5

   ных сигналов, и М накопителей, к управл ющим входам которых подключены соответствующие М-е выходы формировател  управл ющего сигнала, и решающий блок, отличающее - с   тем, что, с целью повышени  помехоустойчивости шумоподобных сигналов в услови х многолучевости, введены коммутатор и последовательно соединенные обнаружитель сигналов, к первому и второму информационным входам которого подключены второй и третий выходы первого канала обработки , и лини  задержки, (M-l)-e выходы Которой соединены соответственно с вторыми входами каналов обработки, кроме первого канала обработки, к второму входу которого подключен, выход обнаружител  сигналов, второй выход которого соединен с сигнальным входом формировател  управл ющих сигналов , дополнительные М-е выходы которого соединены с управл ющими входами коммутатора, к М-м сигналь-. ным входам которого подключены выходы соответствующих накопителей, а выход соединен с сигнальным входом решающего блока, к управл ющему входу которого подключен (М+1)-й допол- нительньш выход формировател  управл ющих сигналов, а выход решающего . блока  вл етс  выходом устройства синхронизации шумоподобных сигналов.
2. 2. Устройство по п.1, о т л и - ч а Чо щ е е с   тем, что формирователь управл ющих сигналов содержит последовательно соединенные первый дешифратор, элемент И, второй вход которого  вл етс  сигнальным входом формировател  управл ющих сигналов, первый ключ, первый блок пам ти, второй ключ и блок вычитани , последовательно соединенные третий ключ, второй блок пам ти и четвертый ключ, выход которого соединен с вторым входом блока вычитани , выход которого через блок управлени  коэффициентом делени  соединен с управл ющим входом делител  частоты, к сигнальному входу которого подключен выход опорного генератора, а выход соединен с соответствующими информационными входами первого дешифратора, первого ключа и второго дешифратора, выход которого соединен с управл ю- . щими входами второ го и третьего ключей и через первый элемент задержки с управл к цим входом третьего ключа, к сигнальному входу которого подключен выход первого блока пам ти, а также М дополнительных элементов И, выходы которых  вл ютс  М-ми выходами формировател  управл ющих сигналов s к объединенным первым входам

   которых подключен через второй элемент задержки выход К-го разр да делител  частоты, который соединен с входом кольцевого счетчика, к вторым входам М дополнительных элементов И подключены соответствующие выходы кольцевого счетчика, которые также  вл ютс  дополнительнь ми М-ми выхо- дами формировател  управл ющих сигналов , а выход К-го разр да делител  частоты  вл етс  (М+1)-м дополнитель ным выходом формировател  управл ющих сигналов.

   3, Устройство по п. , о т л и чающеес  тем, что каждый канал обработки сигнала содержит два подканала, каждый из которых выпол-нен в виде последовательно соединенных согласованного фильтра, объединенные входы которых  вл ютс  информационным входом канала обработки сигнала, амплитудного детектора и

   умножител , причем к вторым входам умножителей подканалов подключен управл ющий вход канала обработки сигнала, выходы умножителей соединены с первым и вторым входами блока

   вычитани , выход которого  вл етс  выходом канала обработки сигнала, а выходы амплитудных детекторов первого канала обработки сигнала  вл ютс  вторым и третьим выходами первого канала обработки сигнала.

   фи5.2