SU1339591A1

SU1339591A1 - Аналого-цифровое интергрирующее устройство

Info

Publication number: SU1339591A1
Application number: SU853968650A
Authority: SU
Inventors: Валерий Александрович Медников; Александр Николаевич Порынов
Original assignee: Куйбышевский авиационный институт им.акад.С.П.Королева
Priority date: 1985-10-21
Filing date: 1985-10-21
Publication date: 1987-09-23

Abstract

Изобретение относитс к автоматике и вычислительной технике и мо- жет быть использовано в приборостроении , в гибридных вычислительных устройствах дл интегрировани сигналов, когда требуютс большие посто нные времени интегрировани . Цель изобретени - расширение динамического диапазона интегрируемых сигналов. Устройство содержит аналоговый интегратор 1, реверсивный переключатель 2, схемы сравнени 3 и 4, коммутатор 5, элемент ИЛИ 6, одновибратор 7 и реверсивный счетчик 8. Устройство имеет более широкий по амплитуде динамический диапазон интегрируемых сигналов , обусловленный тем, что отсутствует запаздывание подключени компенсирующего напр жени к аналоговому интегратору, а следовательно, отсутствует запаздывание изменени выходного потенциала аналогового интегратора в сторону убывани . При этом коррекци содержимого интегратора 1 производитс сразу же по достижении выходным потенциалом последнего уровн масштабируюш;его потенциала. 5 ил. (Л 6 - 7 -j СО СО СП СО «J XD 2Zir фиг.

Description

Изобретение относитс к автоматике и вычислительной технике и может найти применение при построении гибридных вычислительных устройств, информационно-измерительных и вычислительных систем и комплексов.

Цель изобретени - расширение динамического диапазона интегрируемых сигналов.

На фиг.1 представлена схема аналого-цифрового интегрирующего устройства; на фиг.2 - схема аналогового интегратора; на фиг.З и 4 - коммутатор варианты выполнени ; на фиг.З - диаграммы напр жений, отражающие сущност работы устройства.

Аналого-цифровое интегрирующее устройство (фиг.1) содержит аналоговый интегратор 1, реверсивный переключатель 2, две схемы 3 и 4 сравнени , коммутатор 5, элемент ИЛИ 6, од новибратор 7, реверсивный счетчик 8, вход 9 опорного уровн устройства, выход 10 и вход II.

Реверсивный переключатель 2 состоит из инвертора 12 и двух ключей 13 и 14.

9

Устройство включает также аналоговый интегратор 15, интегрирующий конденсатор 16 и два масштабных ре- .зистора 17 и 18, первые выводы которых вл ютс соответственно вторым и первым информационными входами аналогового интегратора I.

Коммутатор 5 в первом варианте его выполнени (фиг.З) содержит два Ь-триггера 19 и 20, S-входы которых вл ютс первым и вторым входами коммутатора , D-входы соединены с шиной нулевого потенциала, С-входы подключены к управл ющему входу коммутатора , а пр мые выходы вл ютс его выходами .

Коммутатор (фиг.4) содержит два элемента И 21 22 и D-триггер 23, S-вход которого вл етс входом коммутатора , пр мой выход вл етс выходом коммутатора и подключен к первому входу элемента И 22, инверсный выход D-триггера вл етс другим выходом коммутатора и соединен с первым входом элемента И 21. Вторые входы элементов И 21 и 22 и С-вход D-триггера подключены к управл ющему входу коммутатора. Выходы элементов И 21 и 22 вл ютс соответствующими выходами коммутатора.

5

0

Устройство работает следующим образом .

В исходном состо нии входной сигнал на входе 11 устройства (фиг.1) отсутствует. При этом выходной потенциал аналогового интегратора 1 равен нулю, содержимое счетчика 8 нулевое. Также нулевой уровень напр жений присутствует на первом и втором выходах коммутатора 5 и выходе ключей 13 и 14 реверсивного переключател 2.

С приходом в момент времени t на вход 11 входного сигнала (см.фиг .За) начинаетс процесс интегрировани последнего.

Выходное напр жение аналогового интегратора 1 поступает на первые входы схем сравнени 3 и 4, на вторых входах которых действуют опорные потенциалы напр жений противополож5

0

5

0

5

0

5

ных знаков соответственно +11 и

-и,

V

поступающие с входа 9 опорного уровн устройства и с выхода инвертора

12реверсивного переключател 2.

В момент времени t потенциал выходного напр жени аналогового интегратора I достигает величину +U, (фиг,, момент tj).

При этом на выходе схемы 3 сравне- ни формируетс импульс напр жени (фиг.5 и) в момент tj, который поступает на первый вход коммутатора 5, при этом на его первом выходе в момент tj устанавливаетс уровень логической 1 (фиг.З), который через элемент ИЛИ 6 запускает одновибратор 7, формирующий на своем выходе импульс напр жени длительностью f (фиг.5).

Во врем действи импульса одно- вибратора 7 на управл ющем входе коммутатора 5 на его третьем выходе фор- мируетс импульс, совпадающий по времени с импульсом одновибратора 7 (фиг.З). Этот импульс открывает ключ

13реверсивного переключател 2, который пропускает компенсирук цее напр жение опорного уровн +Uj, на второй информационный вход аналогового интегратора 1, вызыва уменьщение его выходного напр жени с момента

t (фиг.55). При этом напр жение на выходе схемы 3 сравнени измен етс с единичного уровн на нулевой.

По окончании действи импульса с выхода одновибратора 7 коммутатор 3 возвращаетс ,в исходное состо ние, при этом на его выходах устанавли313

ваютс нулевые уровни напр жений, ключи 13 и 14 реверсивного переключател 2 размыкаютс и интервал корректирующего воздействи +U на входе аналогового интегратора 1 заканчиваетс . Одновременно реверсивный счетчик 8 получает отрицательное единичное приращение содержимого, поскольку во врем действи на его счетном входе импуо ьса с дыхода одновибрато-- ра 7, на входе установки режима счета присутствовал уровень логического О с п того выхода коммутатора 5, Таким образом, аналоговому интеграто- ру 1 сообщаетс корректирующа вольт- секундна порци воздействи на входе , соответствующа изменению его выходного напр жени на величину.

dU и.

I D

где С R,- С.,. - посто нна времени

17 I b

интегрировани по второму входу интегратора .

Этого воздействи достаточно, чтобы после корректирующего интервала времени 1 выходной потенциал интегратора 1 снова оказалс внутри интервала t Ь .

ЛЛ

Если выходной потенциал интегратора 1 под действием входного сигнала измен етс так, что в некоторый момент времени он оказываетс равньм величине -U напр жени , действующе- го на втором входе схемы 4 сравнени то происходит процесс коррекции, аналогичный описанному. Отличие состоит только в том, что единичный уровень присутствует на втором, четвертом и п том выходе коммутатора 5, при.этом замыкаетс ключ 14 реверсивного переключател 2, отчего коррекци содержимого интегратора 1 производитс под действием инверсного компенсирующего напр жени опорного уровн (с выхода инвертора. 12 ), а реверсивный счетчик 10 получает положительное приращение содержимого на единицу.

Потенциал опорного уровн , действующего на входе 9 уровн устройства, определ ет величины корректирующих потенциалов +U и -U, а через них - цену единицы младшего разр да реверсивного счетчика 8 в вольт-секундном выражении.

5

В предлагаемом устройстве отсутствует запаздывание подключени компенсирующего напр жени к второму входу аналогового интегратора, а следовательно , отсутствует и запаздывание изменени выходного потенциала аналогового ннтегр атора в сторону убывани . При этом коррекци содержимого интегратора 1 производитс сразу же по достижении выходным потенциалом последнего уровн масштабирующего потенциала.

В результате, последний подн т в предлагаемом устройстве до верхнего значени линейной характеристики (выходных напр жений от входных) интегратора 1 , что в пересчете на вход эквивалентно подн ло уровень возможных изменений амплитуд входных интегрируемых сигналов.

Предлагаемое устройство обладает также меньшим энергопотреблением от источников питани , что обусловлено в последнем работой блоков генератора импульсов (одновибратора), реверсивного переключател и триггеров в ждущем режиме.

Claims

30 Формула изобретени

0

Аналого-цифровое интегрирующее устройство, содержащее аналоговый интегратор , первый информационный вход которого вл етс входом устройства, а выход подключен к первому входу первой схемы сравнени , выход которой подключен к первому информационному входу коммутатора, первый выход которого соединен с входом установки режима счета реверсивного счетчика, выход которого вл етс выходом устройства , и первый ключ, выход которого подключен к второму информационному входу интегратора, а управ- л юпщй вход соединен с вторым выхо-. дом коммутатора, отличающее- с тем, что, с целью расширени динамического диапазона интегрируемых сигналов, введены элемент ИЛИ, одновибратор, инвертор, второй ключ и втора схема сравнени , первый вход которой подключен к выходу интегратора , а выход соединен с вторым информационным входом коммутатора, вход опорного уровн устройства соединен с вторым входом первой схемы сравнени и с информационным входом первого ключа и через инвертор под5

0

5

ключей к второму входу второй схемы сравнени и информационному входу второго ключа, выход которого соединен с вторым информадионным входом интегратора, а управл ющий вход подключен к .третьему выходу коммутатора,

четвертый и п тый выходы которого через элемент ИЛИ подключены к входу одповибратора, выход которого соединен со счетным входом реверсивного счетчика и управл ющим входом коммутатора .

Л Bbixodi/ ре8Ерси8ного nepeклнJ /ameJ7 2

Фиг.2

It

s

g

i

Фиг.З

й««.

o§HoSu5fa mpal

К C4emW KijS

5

«г 5

|t5

| 5i Л &J

il ftj

4224/40

Тираж 672Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4