SU1327305A1

SU1327305A1 - Устройство дл разделени группового сигнала

Info

Publication number: SU1327305A1
Application number: SU864039180A
Authority: SU
Inventors: Александр Николаевич Казаков; Владимир Игнатьевич Ключко; Александр Николаевич Нефедов; Андрей Васильевич Руксов; Александр Васильевич Ткаченко; Сергей Васильевич Шпагин
Original assignee: Предприятие П/Я Г-4190
Priority date: 1986-03-20
Filing date: 1986-03-20
Publication date: 1987-07-30

Abstract

Изобретение может быть использовано в системах передачи информации в параллельном коде. Цель изобретени - повышение помехоустойчивости . Устройство содержит приемник 1, блок 2 синхронизации, формирователь 3 адресов приема, блок 4 управлени , регистр 5, счетчик 6, KOMMVтатор 7, преобразователь 8 код-аналог и N каналов обработки, каждый из которых содержит перемножитель 9| интегратор 10, блок 11 задержки, аналоговый коммутатор 12, решающий блок 13. Выходной сигнал преобразовател 8 корректирует уровень порога в каждом блоке 13. После коррекции порога напр жение отсчета с блока 11 через скоммутированный 1-й вход коммутатора 12 с его выхода поступает s блок 13, где производитс повторное решение, которое через регистр 5 выдаетс получателю информации по команде с блока 4. По этой же команде осушествл етс обнуление счетчика 6, Вс работа устройства синхронизируетс с помощью блока 2, который по анализу синхроинформации из приемника 1 вырабатывает синхроимпульсы, которые синхронизируют работу формировател 3 и блока 4. 1 ил. /2 /J с € (Л

Description

1

Изобретение относитс к радиотехнике и св зи и может быть использовано в системах передачи информации в параллельном коде.

Цель изобретени - повьппение помехоустойчивости .

На чертеже приведена структурна . электрическа схема устройства дл разделени группового сигнала.

Устройство содержит приемник 1, блок 2 синхронизации, формирователь

3адресов приема, блок 4 управлени , регистр 5, счетчик 6, коммутатор 7, преобразователь 8 код-аналог, и N каналов обработки, каждый из которых содержит перемножитель 9, интегратор 10, блок 11 задержки, аналоговый коммутатор 12 и решающий блок 13,

Устройство дл разделени группового сигнала работает следующим образом ,

В приемнике 1 прин тый из линии св зи сугнал усиливаетс до необходимой величины, демодулируетс и вмес-. те с шумом n(t) поступает на вход N параллельных каналов обработки, в каждом из которых он перемножаетс в перемножителе 9 с соответствующим сигналом адреса приема формируемом в формирователе 3, интегрируетс в интеграторе .10 и в момент окончани сигнала через скоммутированный в гэтот момент второй вход аналогового коммутатора 12 с его выхода подаетс на вход решающего блока 13 в виде напр жени отсчета. В каждом решающем блоке 13, представл ющем собой пороговый блок производитс решение о прин том в данном канале обработке символе, который запоминаетс в соответствующем разр де регистра 5,

По сигналам считывани из блока

4значени прин того кода сдвигаютс в регистре 5 в сторону разр да и с выхода регистра 5 они поступают на М- разр дный счетчик 6, в котором подсчитываетс количество единичных разр дов кода.

После этого по команде из блока 4 открываетЬ коммутатор 7 и двоичный код числа единиц поступает на вход преобразовател 8, который преобразует его в напр жение.

Выходной сигнал преобразовател 8 корректирует уровень порога в каждом решающем блоке 13. После коррекции порога напр жение отсчета с выхода блока 11 через скоммутированный в дан

73052

ний момент первый вход аналогового коммтуатора 12 с его-выхода поступает в решающий блок 13, где произво- (- дитс повторное решение, которое через регистр 5 выдаетс получателю . информации по команде с блока 4, По этой же команде осуществл етс обнуление счетчика 6,

10 Вс работа устройства синхронизируетс с помощью блока 2, который по анализу синхроинформации из приемника 1 вырабатывает синхроимпульсы, которые синхронизируют работу формиро15 вател 3 и блока 4.

Claims

Формула изобретени

Устройство дл разделени группо20 вого сигнала, содержащее приемник, первый выход которого подключен к объединенным первым входам N каналов обработки, вторые входы которых подключены к соответствующим N входам

25 формировател адресов приема, синхронизирующий вход которого через блок синхронизации подключен к второму выходу приемника, причем каждый из N каналов обработки содержит решаю30 щий блок и последовательно соединенные перемножитель и интегратор, первый вход перемножител вл етс первым входом канала обработки, вторым входом которого вл етс второй вход

2g перемножител , выход решающего блока вл етс выходом канала обработки, отличающее с тем, что, с целью повьш:|ени помехоустойчивости, введены блок управлени , регистр,

40 счетчик, коммутатор и преобразователь код - аналог, а в каждый из N каналов обработки введены последовательно соединенные блок задержки и аналоговый коммутатор, причем выход

45 блока синхронизации подключен к входу блока управлени , первый выход которого подключен к объединенным первым управл ющим входам всех N каналов обработки, объединенные вторые

gQ управл юш 1е входы которых подключены к выходу преобразовател код - аналог , М входов которого через коммутатор подключены к соответствующим М входам счетчика, синхронизирующий

gg вход которого объединен с первым синхронизирующим входом блока управлени , третий выход которого подключен к второму синхронизирующему входу регистра , выход которого подключен к

3 1327305-4

входу счетчика, четвертый выход бло-му входу аналогового коммутатора, выка управлени подключен к управл юще-ход которого лодключен к входу решаюму входу коммутатора, а N входов ре-щего блока, управл ющий вход которогистра подключены к выходам соответ-го вл етс вторым управл ющим входом

ствующих каналов обработки, в каждом канала обработки, первым управл ющим

из которых вход блока задержки под-входом которого вл етс управл ющий

ключей к выходу интегратора и второ-вход аналогового, коммутатора.