[go: up one dir, main page]

SU1083391A1 - Приемник синхронизирующей рекуррентной последовательности - Google Patents

Приемник синхронизирующей рекуррентной последовательности Download PDF

Info

Publication number
SU1083391A1
SU1083391A1 SU823387059A SU3387059A SU1083391A1 SU 1083391 A1 SU1083391 A1 SU 1083391A1 SU 823387059 A SU823387059 A SU 823387059A SU 3387059 A SU3387059 A SU 3387059A SU 1083391 A1 SU1083391 A1 SU 1083391A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
sequence
recurrent
generator polynomial
Prior art date
Application number
SU823387059A
Other languages
English (en)
Inventor
Юрий Михайлович Брауде-Золотарев
Александр Николаевич Гацков
Original Assignee
Предприятие П/Я А-7306
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7306 filed Critical Предприятие П/Я А-7306
Priority to SU823387059A priority Critical patent/SU1083391A1/ru
Application granted granted Critical
Publication of SU1083391A1 publication Critical patent/SU1083391A1/ru

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

ПРИЕМНИК СИНХРОНИЗИРУЮЩЕЙ РЕКУРРЕНТНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ, содержащий последовательно соединенные умножитель на генераторный полином, блок установки, выход которого подсоединен к установочному входу делител  на генераторный полином, a также регистр сдвига, отличающийс  тем, что, с целью уменьшени  времени вхождени  в синхронизм в него введены последовательно соединенные формирователь синхронных рекуррентных последовательностей, пороговый обнаружитель и формирова- . тель рекуррентной последовательности, второй вход которого подключен к выхо. ду делител  на генераторный полином, информационный вход которого подключен к второму выходу умножител  на генераторный полином, вход которого подключен к выходу порогового обнару. жител , a выход регистра сдвига подсоединен к входу формировател  синхронных рекуррентных последоваI тельностей, при этом вход регистра сдвига и выход формировател  рекур (Л рентной последовательности  вл ютс  с соответственно входом и выходом приемника синхррниэирукмцей рекуррентной последовательности.

Description

X)
9
Г
Фuг.f „ .1 Изобретение относитс  к технике св зи и может использовано дл  синхронизации систем передачи данных информационный сигнал которых образован рекуррентными последовательнос т ми. Известен приемник синхронизирующей рекуррентной последовательности содержащий последовательно соединен ные блок умножени  на генераторный полином, блок делени  на генераторньШ полином и блок мажоритарной обработки С1 3. Недостатком данного приемника  в .л етс  большое врем  вхождени  в синхронизм. . Наиболее близким к предлагаемому  вл етс  йриемник синхронизирукщей рекуррентной последовательности, со держащий последовательно соединенные умножитель на генераторный полином, блок установки, выход которого подсоединен , к установочному входу делител  на генераторный полином, а также регистр сдвига, вход которого объединен с входом инвертора, выход которого подсоединен к объединенным входам первого и второго блоков обнаружени  ошибок, выходы которых подсоединены соответственно к дополнительным входам блока установки и входам элемента ИЛИ, выход которого подсоединен к дополнительному входу делител  на генераторный полином, второй дополнительный вход которого объединен с соответствующими входами первого и второго блоков обнаружени ошибок, а выход делител  на генераторный полином подсоединен к входу блока мажоритарной обработки С. Недостаток известного приемника большое врем  вхождени  в синхронизм Цель изобретени  - уменьшение вр мени вхождени  в синхронизм. Дл  достижени  указанной цели в приемник синхронизирукнцей рекуррент ной последовательности, содержащий последовательно соединенные умножитель на генераторный полином, блок установки, выход которого подсоединен к установочному входу делител  на генераторный полином, а также регистр сдвига, введены последовательно соединенные формирователь си хронных рекуррентных последовательностей , пороговый обнаружитель и фо мирователь рекуррентной последовательности , второй вход которого подключен к выходу делител  на ге1 нераторный полином, .-информационный вход которого подключен к второму выходу умножител  на генераторный полином, вход которого подключен к выходу порогового обнаружител , а выход регистра сдвига подсоединен к входу формировател  синхронных рекуррентных последовательностей, при этом вход регистра сдвига и выход формировател  рекуррентной последовательности  вл ютс  соответственно входом и выходом приемника синхронизирующей рекуррентной последовательности . На фиг. 1-2 изображены структурные электрические схемы приемника синхронизируиицей рекуррентной последовательности и регистра сдвига, формировател  синхронных рекуррентных последовательностей и порогового обнаружител  соответственно. Приемник синхронизирующей рекуррентной последовательности срдержит умножитель 1 на генераторный полином , делитель 2 на генераторный полином , блок 3 установки, регистр 4 сдвига, формирователь 5 синхронных рекуррентных последовательностей, пороговый обнаружитель 6, формирователь 7 рекуррентной последовательности . Формирователь 5 синхронных рекурретных последовательностей содержит полусумматоры 8-14, пороговый обнаружитель 6 - сумматор 15 и блок 16 сравнени . Приемник работает следующим образом. На вход регистра А сдвига (фиг.1) поступает входна  рекурретна  последовательность , котора  вследствие помех в канале св зи может содержать ошибочные символы. Символы рекуррентой последовательности с соответствующей задержкой поступают на выходы регистра 4 сдвига, к которым под-, соединены входы полусумматоров 8 -14, составл ющих формирователь 5 синхронных рекуррентных последовательностей (фиг. 2). На выходах полусумматоров 8-14 формируютс  синхронные рекуррентные последовательности, в которых ошибки (о1оибочные символы) сдвинуты во времени соответственно сдвигам отводов регистра 4 сдвига. Вследствие этого в пороговом обнаружителе 6, состо щем из последовательно соединенных сумматора 15 и блока 16 сравнени , образуетс  рекурре 1тна  последовательность , в которой продолжительность безошибочных интервалов значительно больша , чем у входной рекуррентной последовательности.
В умножителе 1 безошибочные интервалы рекуррентной последовательности сокращаютс  на врем , равное макси-мальной степени генераторного полинома . При поступлении с выхода порогового обнаружител  6 на вход блока 3 установки рекуррентной последовательност;и с безошибочным интервалом, равным удвоенной максимальной степени генераторного полинома, на выходе блока 3 установки формируетс  сигнал сброса. Последний поступает на установочный вход делител  2, устанавлива  его в исходное состо ние и тем самым переводит приемник синхронизирующей рекуррентной последовательности в синхронный режим работы . На выходе делител  2 вьщел ютс  ошибки рекуррентной последовательности , формируемой пороговым обнаруителем 6. В формирователе 7, на кото рый поступает сигнаЛ с ошибками от порогового обнаружител  6, эти ошибки корректируютс , и на его выходе образуетс  свободна  от ошибок синхронизирунмца  рекуррентна  последовательность , синхронна  с входной рекуррентной последовательностью.
В предлагаемом приемнике по сравнению с известным обеспечиваетс  меньшее врем  вхождени  в синхронизм при высокой веро тности ошибки в канале св зи.

Claims (1)

  1. ПРИЕМНИК СИНХРОНИЗИРУЮЩЕЙ РЕКУРРЕНТНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ, содержащий последовательно соединенные умножитель на генераторный полином, блок установки, выход которого подсоединен к установочному входу делителя на генераторный полином, а также регистр сдвига, отличающийся тем, что, с целью умень шения времени вхождения в синхронизм в него введены последовательно соединенные формирователь синхронных рекуррентных последовательностей, пороговый обнаружитель и формирова- . тель рекуррентной последовательности, второй вход которого подключен к выхо. ду делителя на генераторный полином, информационный вход которого подключен к второму выходу умножителя на · генераторный полином, вход которого подключен к выходу порогового обнару. жителя, а выход регистра сдвига подсоединен к входу формирователя синхронных рекуррентных последовательностей, при этом вход регистра сдвига и выход формирователя рекуррентной последовательности являются соответственно входом и выходом приемника синхронизирующей рекуррентной последовательности.
    >
    л --1 1
SU823387059A 1982-01-21 1982-01-21 Приемник синхронизирующей рекуррентной последовательности SU1083391A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823387059A SU1083391A1 (ru) 1982-01-21 1982-01-21 Приемник синхронизирующей рекуррентной последовательности

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823387059A SU1083391A1 (ru) 1982-01-21 1982-01-21 Приемник синхронизирующей рекуррентной последовательности

Publications (1)

Publication Number Publication Date
SU1083391A1 true SU1083391A1 (ru) 1984-03-30

Family

ID=20994179

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823387059A SU1083391A1 (ru) 1982-01-21 1982-01-21 Приемник синхронизирующей рекуррентной последовательности

Country Status (1)

Country Link
SU (1) SU1083391A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 262942, кл. Н 04 L 7/00, 1968. 2. Авторское свидетельство СССР №627597, кл. Н 04 L 7/04, 1976 (прототип) .. *

Similar Documents

Publication Publication Date Title
US4320511A (en) Method and device for conversion between a cyclic and a general code sequence by the use of dummy zero bit series
SU1083391A1 (ru) Приемник синхронизирующей рекуррентной последовательности
US5764876A (en) Method and device for detecting a cyclic code
SU1062874A1 (ru) Приемник мажоритарно-уплотненных сигналов
US4143354A (en) Detection of errors in digital signals
SU512591A1 (ru) Устройство выделени рекуррентного синхросигнала с исправлением ошибок
SU809591A1 (ru) Устройство дл автоматическогоизМЕРЕНи ХАРАКТЕРиСТиК диСКРЕТНОгОКАНАлА СВ зи
RU2025050C1 (ru) Приемник мажоритарно уплотненных сигналов с проверкой на четность
SU758549A2 (ru) Устройство дл выделени рекуррентного синхросигнала
RU2115248C1 (ru) Устройство фазового пуска
JPS63116537A (ja) 同期保護回路
SU1573550A1 (ru) Устройство дл передачи и приема дискретных сообщений
SU1117848A1 (ru) Дешифратор двоичного циклического кода
SU1099417A1 (ru) Цифровой фильтр сигналов телеинформации
SU569042A1 (ru) Приемное устройство телеметрической системы
SU1555892A1 (ru) Устройство тактовой синхронизации
SU928665A1 (ru) Устройство поэлементного фазировани
SU1706051A1 (ru) Устройство дл приема сигналов относительной фазовой телеграфии
SU995361A2 (ru) Анализатор рекуррентного сигнала фазового пуска
SU1327305A1 (ru) Устройство дл разделени группового сигнала
SU581588A1 (ru) Устройство дл синхронизации дискретных многопозиционных сигналов
SU1396136A1 (ru) Устройство дл сопр жени микроЭВМ с кассетным магнитофоном
SU1156264A1 (ru) Устройство дл синхронизации @ -последовательности с инверсной модул цией
SU1083402A1 (ru) Устройство дл приема сигналов относительной фазовой телеграфии
SU642862A1 (ru) Устройство дл цикловой синхронизации