SU1285480A1

SU1285480A1 - Устройство дл контрол информации по модулю

Info

Publication number: SU1285480A1
Application number: SU853952024A
Authority: SU
Inventors: Григорий Хачатурович Каграманов; Степан Самвелович Абаджян; Сергей Гайкович Погосян; Владимир Кимович Оганесян
Original assignee: Предприятие П/Я А-7390
Priority date: 1985-09-16
Filing date: 1985-09-16
Publication date: 1987-01-23

Abstract

Изобретение относитс к автома- ;тике и вычислительной технике и мо;жет быть использовано в устройствах контрол передачи информации. Цель изобретени - ПовьЕиение достоверности контрол , котора достигаетс -, введением новых блоков и функциональных св зей, позвол юпщх контролировать информацию по двум различным модел м. Устройство содержит два дешифратора 1,2, дес ть элементов ИЛИ 3-12, сумматор 13 по модулю три, сумматор 14 по модулю два, блок 15 управлени , первую и вторую группы информационных входов 16, 17, входы 18 контрольных разр дов, выход 19 опшбки. Повьшение достоверности контрол достигаетс введением восьми элементов ИЛИ, сумматора по модулю три, сумматора по модулю два, де- ;шифратора и блока сравнени . 1 ил. Q (Л

Description

16

13

15

ю

1

Изобретение относитс к автоматике и вычислительной технике и может быть использовано в устройствах контрол передачи информации.

Цель изобретени - повышение дос

товерности контрол .

t .

На чертеже представлено предлагаемое устройство.

Устройство содержит два дешифра- тора 1 и 2, дес ть элементов ИЛИ 3-12, сумматор 13 по модулю три, сумматор 14 по модулю два, блок 15 сравнени , первую и вторую группы информационных входов 16 и 17, вхо- ды 18 контрольных разр дов, выход 19 ошибки.

Устройство работает следующим образом .,

На входы дешифраторов 1 и 2 поступает информационное слово с перво и второй групп информационных входов 16 и 17 устройства. Выходы дешифраторов соединены с элементами ШШ 3,4,6,7,8,9,11 и 12 таким образом , что. на элементах ИЛИ 4,6,9 и 1 группируютс выходы, соответствую1ти нечетной информации на входах дешифраторов , а на элементах ИЛИ 3,7, 8 12 - четной.

Выходы дешифраторов, соответствующие информации на их входах, имеющей остаток по модулю три, равный единице, соединены с входами элементов ИЛИ 3,4, 8 и 9. Выходы дешифраторов , соответствующие информации . на их входах, имеющей остаток по модулю три, равный двум, соединены входами элементов ИЛИ 6,7,11 и 12. Таким образом, на выходах элементов ИЛИ 3 и 7 и элементов ИЖ 8 и 12 фомируютс остатки по модулю три информации , поступающей с информационного входа 16 и информационного входа 17, которые суммируютс в сумматоре 13 по модулю три, на выходе которого формируетс остаток всего ин . формационного слова, поступающего н входы устройства.

На выходе сумйатора 14 по модул два формируетс остаток по модулю два информационного слова, поступающего на входы устройства. Вычисленные остатки по модулю два и три сраниваютс в блоке 15 сравнени с кон рольными разр дами, поступающими на блок 15 сравнени с входов 18. В слчае несравнени на выходе блока 15

5

0

5

0

5

0

5

0

сравнени формируетс сигнал ошибки, поступающий на выход 19 устройства;

Claims

Формула изобретени

Устройство дл контрол информации по модулю, содержар(ее первый депшф- ратор и два элемента ИЛИ, причем входы дешифратора вл ютс первой группой информационных входов устройства, группа выходов дешифратора, соответствующих нечетной информации на его входах,имеющей остаток по модулю три, равный единице, и остаток по модулю три, равный .двум, соединена с группами входов первого и второго, элементов ИЛИ соответственно, отличающеес тем, что, с целью повышени достоверности контрол , в устройство введены второй дешифратор, восемь элементов ИЛИ, сумматор tio модулю три, сумматор по модулю два и блок сравнени , причем втора группа информационных входов устройства соединена с группой входов второго дешифратора , выходы которого, соответствующие нечетной информации на его входе, имеющей остаток по модулю три, равный единице, и остаток по модулю три равный двум, соединены с входами третьего и четвертого элементов ,ИЛИ соответственно, группы выходов ;первого и второго дешифраторов, соот- |(ветств5тощие четной информации на их входах, имеющей остаток по модулю, три, равный единице, соединены с группой входов п того и с группой входов шестого элементов ИЛИ соответственно ., группы выходов первого и второго дешифраторов, соответствующие четной информации на их входах , имеющей остаток по модулю три, равный двум, соединены с группой входов седьмого и с группой входов восьмого -элементов ИЛИ соответственно , выходы п того и седьмого элементов ИЛИ соединены с входами соответственно младшего и старшего разр дов .первого слагаемого сумматора по модулю,три, выход которого соединен с первым входом блока сравнени , второй вход которого соединен с выходом сумматора по модулю два, пер- вьй и второй входы которого соединены с вьпсодами дев того и дес того элементов ШШ соответственно, выход первого элемента ШШ соединен с входом п того элемента ИЛИ и с .первым входом дев того элемента.ИЛИ,

второй вход которого соединен с выходом второго элемента ИЛИ и с входом седьмого элемента ИЛИ, выход третьего элемента ИЛИ соединен с входом шестого элемента ИЛИ и с первым входом дес того элемента ИЛИ, второй вход которого соединен с выходом четвертого элемента ИЛИ и с входом восьмого элемента ИЛИ,выходы шестого и восьмого элементов ИЛИ соединены с входами соответственно младшего и старшего разр дов второго слагаемого сумматора и по модулю три, выход неравенства блока вл ет с выходом ошибки устройства сравнени , третий и четвертый входы блс- ка сравнени вл ютс входами контрольных разр дов устройства.