[go: up one dir, main page]

SU1282113A1 - Универсальный логический модуль - Google Patents

Универсальный логический модуль Download PDF

Info

Publication number
SU1282113A1
SU1282113A1 SU853922423A SU3922423A SU1282113A1 SU 1282113 A1 SU1282113 A1 SU 1282113A1 SU 853922423 A SU853922423 A SU 853922423A SU 3922423 A SU3922423 A SU 3922423A SU 1282113 A1 SU1282113 A1 SU 1282113A1
Authority
SU
USSR - Soviet Union
Prior art keywords
group
inputs
elements
input
module
Prior art date
Application number
SU853922423A
Other languages
English (en)
Inventor
Наум Нисонович Айзенберг
Элемир Иосифович Герго
Юрий Лукич Иваськив
Original Assignee
Институт кибернетики им.В.М.Глушкова
Ужгородский Государственный Университет
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт кибернетики им.В.М.Глушкова, Ужгородский Государственный Университет filed Critical Институт кибернетики им.В.М.Глушкова
Priority to SU853922423A priority Critical patent/SU1282113A1/ru
Application granted granted Critical
Publication of SU1282113A1 publication Critical patent/SU1282113A1/ru

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

Изобретение относитс  к области автоматики и вычислительной техники и предназначено дл  реализации логических функций. Цель изобретени  - расширение функциональных возможностей за счет реализации произвольной логической функции п переменных . Универсальный логический модуль содержит информационные входы, группы настроенных входов, группу входов кода номера реализуемой функции , блоки элементов И, сумматоры по модулю два, логические блоки, реализующие порождающие функции, и элемент ИЛИ. Число логических блоков, реализующих порождающие функции,равно числу классов функций, образующих полную систему. Блоки элементов И осуществл ют покомпонентное умножение п входных информационных переменных на значени  настроечных переменных на первых п группах настроечных входов модул . Полученные произведени  покомпонентно складываютс  по модулю два со значени ми настроечных переменных на (п+1)-и группе настроечных входов модул . По заданному номеру реализуемой функции выходы сумматоров по модулю два коммутируютс  с входами одного из логических блоков, реализующего соответствующую порождающую функцию. На выходе логического блока формируетс  значение логической функции, которое через элемент ИЛИ поступает на выход модул . 1 з.п. ф-лы, 2 ил. (Л ю 00

Description

Изобретение относитс  к автомати - ке и вычислительной технике и предназначено дл  реализации логических функций.
Цель изобретени  - расширение функциональных возможностей за счет реализации произвольной логической функции п переменных.
На фиг,1 представлена функциональ
.на  схема универсального логическог модул ; на фиг.2 - функциональна  схема одного из возможных вариантов построени  коммутатора.
Модуль содержит блоки элементов И, элементы И 2 блоков 1(-1р сумматоры 3,-3„ по модулю два,ком- му татор 4, логические блоки , реализующие порождаюпще функции,элемент ИЛИ 6, информационные входы 7i-7 группы настроечных входов 8«i., , группу входов 9 кода номера
n. , группу входов функции и выход 10.
Коммутатор 3 содержит группу информационных входов 11, группу управл ющих входов 12, дешифратор 13 кода номера функции, группы элементов И , и группы выходов 15 15тУниверсальный логический модуль работает следунщим образом.
Сигналы, представл ющие входные
переменные х.,. .. ,х,,.
,х, подаютс  на соответствующие информационные входы 7, -7 модул . На группы настроечных входов подаютс  сигналы, представл ющие w,,...,w;,.., . .. ,Wj, и Wp соответственно. На группу входов 9 подаетс  код номера реализуемой функции. В результате на группах выходов блоков получаютс  сигналы, представл ющие результаты покомпонентного умножени  переменных х ,.., ,,.. . ,х на w, ,,,, ..,, W;w соответственно. Сигналы , представл ющие результаты покомпонентного сложени  по модулю два значени  Wjj с произведени ми на выходах блоков , подаютс  на входы коммутатора 4, Входы коммутатора соедин ютс  только с одной из групп его выходов, причем номер группы полностью определ етс  кодом реализуемой функции. Число логических блоков 5(-5 в модуле равно числу m классов функций, образующих полную систему. Кажда  группа выходов коммутатора 4 соединена с соответствующим логическим блоком 5.. В результате
5
кака  бы ни реализовывалась логическа  функци , дл  нее всегда нейдетс  логический блок 5;, реализующий требуемую порождающую функцию, что и обеспечивает в конечном счете универсальность модул .
В качестве порождающих функций в логических блоках реализуютс  булевые функции от соответствующего числа переменных. Например, при достаточно реализовать в качестве порозкдающих функций всего две функции - И, ИЛИ. В общем случае логические блоки 5(-5fy, могут быть реализованы на основе микросхем, реализующих любой базисный набор, например , И, ИЛИ, НЕ.

Claims (1)

  1. Формула изобретени 
    1, Универсальный логический модуль , содержащий блоки элементов И, сумматоры по модулю два и логический блок, реализующий порождающую функ- цию, причем i-й (1 i tn) информационный вход модул  соединен с информационным входом i-ro блока элементов И, j-й (1 :j п) настроечный вход которого соединен с j-M входом
    группы настроечных входов модул , первый вход j-ro элемента И i-ro блока элементов И соединен с J-M на- строечньм входом i-ro блока элементов И, вторые входы элементов И i-ro
    блока элементов И объединены и соединены с информационным входом i-ro, блока элементов И, j-й выход i-ro блока элементов И соединен с i-м входом j-ro сумматора по модулю два,
    ()-й вход j-ro сумматора по модулю два соединен с J-M входом (п+1)-й группы настроечных входов модул , отличающийс  тем, что, с целью расширени  функциональных
    возможностей за счет реализации njjo- извольной логической функции п переменных , в него введены коммутатор, лoгичetкиe блоки реализующие порождающие функции, и элемент ИЛИ,причем
    выход j-го сумматора по модулю два соединен с J-M информационным входом коммутатора, группа управл ющих входов которого соединена с группой входов кода номера функции модул , k- 
    (-1 ,m - число классов функций, образующих полную систему) группа быходов коммутатора соединена с группой входов логического блока, реализующего k-ю логическую функцию, вы312821
    ход которого соединен с k-м входом элемента ИЛИ, выход которого соединен с выходом модул . I. 2 . Модуль по п. 1, о т л и ч а ю- . щ и и с   тем, что коммутатор содержит дешифратор кода номера функции и группы элементов И, причем группа управл ющих входов коммутатора соеди134
    нена с группой входов дешифратора кода номера функции, k-й выход которого соединен с управл ющим входом k-й группы элементов И, j-й информационный вход которой соединен с j-M информационным входом коммутатора, группа выходов k-й группы элементов И соединена с k-й группой выходов коммутатора .
    фиг.1
SU853922423A 1985-07-01 1985-07-01 Универсальный логический модуль SU1282113A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853922423A SU1282113A1 (ru) 1985-07-01 1985-07-01 Универсальный логический модуль

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853922423A SU1282113A1 (ru) 1985-07-01 1985-07-01 Универсальный логический модуль

Publications (1)

Publication Number Publication Date
SU1282113A1 true SU1282113A1 (ru) 1987-01-07

Family

ID=21186811

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853922423A SU1282113A1 (ru) 1985-07-01 1985-07-01 Универсальный логический модуль

Country Status (1)

Country Link
SU (1) SU1282113A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР 962918, кл. G 06 F 7/00, 1981. Авторское свидетельство СССР № 1180877, кл. G 06 F 7/00, 1983. *

Similar Documents

Publication Publication Date Title
US4064421A (en) High speed modular arithmetic apparatus having a mask generator and a priority encoder
SU1282113A1 (ru) Универсальный логический модуль
SU1282112A1 (ru) Многофункциональный логический модуль
RU2018927C1 (ru) Сумматор по модулю три
SU1277086A1 (ru) Многофункциональный модуль
US3052871A (en) Multiple output sequential signal source
SU1765818A1 (ru) Устройство дл вычислени симметрических булевых функций
RU2020555C1 (ru) Многофункциональный логический модуль
SU686146A1 (ru) Многофункциональный логический элемент
SU1180877A1 (ru) Многофункциональный модуль
SU1647561A1 (ru) Устройство дл умножени по модулю семь
SU1156059A1 (ru) Многофункциональный логический модуль
SU1587486A1 (ru) Устройство дл вычислени симметрических булевых функций
SU1119081A1 (ru) Программируема логическа матрица
SU1441382A1 (ru) Устройство дл вычислени систем логических функций
SU1478208A1 (ru) Устройство дл вычислени симметрических булевых функций
SU1644127A1 (ru) Многофункциональный логический модуль
RU2045770C1 (ru) Устройство для формирования остатка по модулю три
SU1587489A1 (ru) Устройство дл вычислени симметрических булевых функций
SU1509863A1 (ru) Устройство дл вычислени систем логических функций
US3423577A (en) Full adder stage utilizing dual-threshold logic
SU1767496A1 (ru) Устройство дл вычислени симметрических булевых функций
SU1575307A1 (ru) Многопороговый логический элемент
SU1689943A1 (ru) Устройство дл вычислени симметрических булевый функций
SU1658146A1 (ru) Устройство дл подсчета числа единиц