SU1280642A2 - Устройство дл обмена данными между группой каналов ввода-вывода и оперативной пам тью - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники и может быть использовано при разработке процессоров , оборудование которых используетс  при передаче данных между каналами ввода-вывода и оперативной пам тью или системах ввода-вывода. Целью изобретени   вл етс  расширение . функциональных возможностей устройства за счет организации общего пол  подканалов с целью гибкой адаптации к услови м пользовател  как в части эффективного использовани  объемов пам ти , предназначенной дл  хранени  подканалов, так и в части возможности подключени  того или иного количества периферийных устройств к каждому каналу ввода-вывода из группы

Description

«

а

Кг-эналов. Устройство солержит блок 1 микропрограммного управлени , входной 2 регистр, Быходнор 1 регистр А, коммутатор 14, блок 17 управлени , 6JTOK IP, приоритета запросов, группу блоков согласовани  19, регистр 23 заданий, узел 24 коммутации, блок 25

приоритетных шифраторов, блок 26 регистров , узел 27 дешифраторов, две группы 15, 16 регистров, две группы 5, 2П элементов И-ИШ, два триггера 7, 11, элемент ИЛИ 12, два элемента И 6, 13, два элемента И-НЕ 8, 1П. 10 ил.

1

Изобретение относитс  к вычисли ,тельной технике и может быть использовано при разработке процессоров, оборудование которых используетс  при передаче данных между каналами ввода-вывода и оперативной пам тью или в системах ввода-вывода.

Цель изобретени  - расширение функциональных возможностей устройства путем организации общего пол  подканалов дл  обеспечени  гибкой адаптации к услови м пользовател  как в части эффективного использовани  объемов пам ти, предназначенной дл  хранени  подканалов, так и в части возможности подключени  того или JHHoro количества периферийного устройства к каждому каналу ввода-вывода из группы каналов.

Регистр заданий содержит п-разр дный регистр и группу из п переключателей , причем выход п-разр дного регистра соединен с информационными выходом узла, первый контакт каждого переключател  из группы подключен к входу соответствующего разр да п-разр дного регистра, а вторые контакты п-переключателей соединены с землей.

Введение в устройство регистра за . даний дает возможность индивидуально дл  каждого пользовател  выбирать и устанавливать необходимый и оптималь-ны; объем пам ти дл  хранени  подканалов .

На фиг.1 изображена структурна  схема устройства дл  обмена данными между группой каналов ввода-вывода и оперативной пам тью; на фиг.2 - функциональна  схема блока микропрограммного управлени ; на фиг.З - функциональна  схема блока управлени ; на фиг.4 - функциональна  схема блока .согласовани ; на фиг,5 - функциональна  схема блока приоритетных шифраторов; на фиг.6 - функциональна  схема блока регистров; на фиг«7 - функциональна  схема узла дешифратора; на фиг.8 - временна  диаграмма выполнени  микрокоманды ПАМЯТЬ при обращении к ней процессора; на фиг.9 - временна  диаграмма выполнени  микрокоманды Пам ть считывани  из оперативной пам ти в каналы; на фиг.10 - временна  диаграмма выполнени  микрокоманды Пам ть записи в оперативную пам ть из каналов.

Устройство дл  обмена данными между группой каналов ввода-вывода и оперативной пам тью содержит блок 1 микропрограммного управлени , входной регистр 2, оперативную пам ть 3, выходной регистр 4, элемент И-ИЛИ 5 первой группы, первый элемент И 6, первый триггер 7, первый элемент И-НЕ 8, третий триггер 9, второй элемент И-НЕ 10, второй триггер 11, элемент ИЛИ 12, второй элемент И 13, коммутатор 14, регистры 15 и 16 первой и второй группы соответственно, блок 17 управлени , блок 18 приоритета запросов , группу блоков 19 согласовани , элемент И-ИЛИ 20 второй группы, синхровход устройства 21, групп информационных входов-выходов 22, регистр 23 заданий, узел 24 коммутации, блок 23 приоритетных шифраторов,блок 26 регистров и узел 27 дешифраторов.

Блок 1 микропрограммного управлени  состоит из пам ти 28 микрокоманд, регистра 29 адреса, регистра 30 микрокоманд , дешифратора 31, местной пам ти 32,второго 33 и первого 34 регистров , арифметическо-логического узла 33, регистра 36 результата, первой 37 и второй 38 группы элементов И-ИЛИ, элемента И 39 и элемента И-НЕ Блок 1 имеет первый 41 и второй 42 и формационные входы, вход 43 режима, стробирующий вход 44, вход 45 разреше ни , синз ровход 46, стробирующий выход 47, адресный выход 48, с первого по п тый управл ющие выходы 49-53,выход 54 выборки, третий информационный вход 55 и группу управл ющих выходов 56 дешифрации блока. Блок 17 управлени  содержит триггер 57 передачи данных, группу триггеров 58 и 59 передачи данных каналов , элементы И 60 и 61 первой группы второй 62 и первый 63 элементы ИЛИ, первый 64 и второй 65 элементы И,элемент НЕ 66, триггер 67 запроса передачи данных, триггер 68 первого цикла передачи, триггер 69 промежуточного цикла передачи, триггер 70 второго цикла передачи, группу триггеров 71 и 72 второго цикла передачи каналов, элементы И 73 и 74 второй группы, группу элементов И-ИЛИ-НЕ 75 и 76, первый 77 и второй 78 элементы И-ИЛИ, элементы И-ИЛИ 79 и 80 первой группы и элементы И-ИЛИ 81 и 82 второй группы . Блок 17 имеет с первого по четвертьй группы входов 83-86, первьй 87 и второй 88 входы, с первого по п тый выходы 89-93 и с первой по третью группы выходов 94-96 блока соответственно . Блок 19 согласовани  образуют регистр 97 данных, буферна  пам ть 98 данных, триггер 99 обращени  интерфейса , триггер 100 выбора буфера интерфейса , счетчик 101 адреса байтов, триггер 102 выбора буфера процессора, триггер 103 номера слова, счетчик 104 двойных слов, первьй 105 и второй 106

уэлы синхронизации, коммутатор 107, узел 108 обмена по интерфейсу, триггер 109 зан тости регистра данных, триггер 110 зан тости группы регистров , регистр 111 кода операции, де-. шифратор 112, элементы И-ИЛИ 113 и 114 первой и второй группы, с первого по шестой элементы И-ИЛИ 115-120 и элемент И-ИЛИ-НЕ 121, Блок 19 имее первый 122 и второй 123 информационные входы, информационньй вход-выход 124, вход 125 разрешени , синхровход 126, информационный вьпсод 127, первый 128 и второй 129 синхровыходы , выход 130 запроса, выход 131 записи и выход 132 чтени .

Блок 25 приоритетных шифраторов содержит (в данном случае) четыре

хода дешифратора 112 определ ет, что в блоке согласовани  выполн етс  операци  чтени .

При выполнении чтени  данные из периферийного устройства побайтно с информационного входа-выхода блока 19 через коммутатор 107 поступают в регистр 97 данных, из которого через первую группу элементов И-ИЛИ 113 данные записываютс  в буферную пам ть 98 по адресу с выхода второй группы элементов И-ИЛИ 114,

Если триггер 110 зан тости группы регистров сброшен, то после накоплени  двойного слова в буферной пам ти производитс , сначала считывание первого слова из буферной пам ти и передача его через информавосьмивходовых приоритетных шифратора 133-136, один четырехвходовый приоритетный шифратор 137 и три мультиплексора 138-140, а также информационный вход 141 мультиплексоров, информационные выходы 142 и 143 шифратора 137 и свои информационный вход 144 и выход 145. Блок 26 регистров состоит из двух одноразр дных регистров 146 и 147, двух двухразр дных регистров 148 и 149, двух трехразр дных регистров 150 и 151, своихИнформационного входа 152, группового входа 153 записи и первого 154 и второго 155 информационного выходов, а также выходов 156 и 157 регистров 150 и 151, Узел 27 дешифраторов содержит два дешифратора 158 и 159, информационный вход 160 и информационный выход 161, Устройство работает следующим образом . Буферна  пам ть 98 данных имеет две зоны заполнени  данньми. Емкость каждой из зон соответствует разр дности оперативной пам ти и в данном случае составл ет двойное слово (восемь байт). Ширина разр дности буферной пам ти соответствует разр дности информационного тракта процессора (в рассматриваемом случае она составл ет одно слово), через тракты которого канал обмениваетс  данными с оперативной пам тью, Код операции, выполн емый блоком 19 согласовани , находитс  в регистре 111 кода операции. Сигнал второго выхода дешифратора 112 определ ет , что в блоке 19 выполн етс  oneраци  записи. Сигнал с первого вы51 Г1ИОННЫЙ выход блока 19, вторую группу элементов И-ИЛИ 20 и первую группу регистров 15 во вторую группу регистров 16, затем считывание второго слова и передача его в первую группу регистров 15.оПосле заполнени  регистров триггер 110 зан тости груп пы регистров устанавливаетс  в единичное состо ние. Дл  операции чтени  в этом случае третьим элементом И-ИЛИ 117 вырабатьгааетс  запрос на передачу данных, который через выход запроса блока 19 поступает на вход блока 18 приоритета запросов. При опе рации записи во врем  второго цикла передачи данных соответствующего кана ла по сигналу, поступающему на вход разрешени  блока 19, устанавливаетс  триггер 110 зан тости группы регистров , фиксирующий наличие данных, прин тых из -оперативной пам ти в первую и вторую группы регистров 15 и 16 соответствующего канала. Если в буферно пам ти 98 данных одна из зон свободна то происходит передача сначала первого слова данных из второй группы регистров 16, а затем второго слова данных через второй информационный вход блока 19 и первую группу элементов Й-ИЛИ 113 в буферную пам ть 98, Данные из буферной пам ти 98 через второй информационный вход коммутатора 107 поступают в регистр 97 данных откуда выдаютс  на информационный вход-выход блока 19 под управлением узла 108 обмена по интерфейсу и триггера 109 зан тости регистра данных. При операции записи запрос на передачу данных устанавливаетс  с помощью третьего элемента И-ИЛИ 117, если триггер 110 зан тости группы регистров сброшен. Сигнал операции чтени  с первого выхода дешифратора 112 и сигнал операции записи с второго выхода дешифратора 112 подаетс  соответственно через выходы чтени  132 и записи 131 блока 19 на группу элементов И-ИЛИ 20 и дл  управлени  направлением загрузки первой и второй группы регистров 15 и 16 на блок 17 управлени . Дл  управлени  адресацией буфера данных используетс  триггер 99 обращени  интерфейса. Если триггер 99 обращени  интерфейса сброшен, то при выполнении обмена данными между буферной пам тью данных и группой регистров адресаци  буферной пам ти до /42 зоны двойного слова происходит с помощью триггера 102 выбора бусЬера процессора , а до зоны слова - с помощью триггера 103 номера слова. Триггер 103 номера слова во врем  передачи двойного слова переключаетс . Если триггер 99 обращени  интерфейса установлен, то может выполн тьс  обмен между буферной пам тью и регистром 97. При этом адресаци  зоны происходит с помощью триггера 100 выбора буфера интерфейса, а слова и байта внутри слова - с помощью трехраэр дного счетчика 101 адреса байтов, Лвухразр дный счетчик 104 двойных слов указывает количество двойных слов в буферной пам ти 98 данных. Во врем  операции записи он показывает количество незаполненных двойных слов в буферной пам ти 98, во врем  операции чтени  количество заполненных двойных слов, В начале операции записи счетчик устанавливаетс  на 2 (два двойных слова не заполнеJ ,Q) jj go врем  передачи двойного слова из групп регистров 15 и 16 его содержимое уменьшаетс . После передачи двойного слова через интерфейс содержимое счетчика 104 двойных слов увеличиваетс , В начале операции чтени  счетчик устанавливаетс  на О и при обмене данными соответственно модифи- цируетс . Управление последовательностью работы оборудовани  блока 19 во врем  передачи данных между буферной пам тью 98 и регистром 97 осуществл етс  с помощью узла 106, Управление передачей данных между буферной пам тью 98 и группой регистров 15 и 16 производитс  узлом 105. Этот узел вырабатывает стробы загрузки первой и второй групп регистров 15 и 16 соответ- ствующего канала, которые поступают соответственно при передаче данных в буферную пам ть или из буферной пам ти на первый и второй синхровходы блока 19, Запуск узла 106 производитс  через элемент И-ИЛИ-НЕ 121, а запуск узла 105 - через п тый элемент И-ИЛИ 119, Запросы от всех блоков 19 поступают на блок 18, который по синхронизирующему сигналу принимает их, определ ет наиболее приоритетный из них и передает в блок 17, в котором устанавливаетс  триггер 57 передачи данных и один из группы триггеров 58

и 59 передачи данных каналов, которые указывают, какой блок 19 должен производить обмен данными. На вход блока 17, на вторую группу входов, из блока 19 поступает код операции, который используетс  дл  аппаратурного формировани  микрокоманды обращени  и оперативной пам ти на первой группе элементов И 60 и 61 и втором элементе ИЛИ 62, с выхода которого микрокоманда поступает на вход режима блока 1 в регистр микрокоманд 30 через первую группу элементов И-ИЛИ 37, При этом потенциалом с триггера 57 передачи данных блока 17 блокируетс  прием микрокоманд из пам ти 28 микрокоманд блока 1 на первую группу элементов И-ИЛИ 37 и пропускаетс  микрокоманда из блока 17, в ходе выполнени  которой должен производитьс  обмен данными между оперативной пам тью и первой и второй группами регистров 15 и 16 через внутренние тракты процессора.

Дл  управлени  прохождением данных блок 17 вырабатывает последовательность сигналов с выходов триггера 67 запроса передачи данных,триггера 68 первого цикла передачи, триггера 69 промежуточного цикла передач триггера 70 второго цикла передачи, дл  управлени  первой и второй группами регистров 15 и 16 - с выходов первой и второй групп элементов И-ИЛИ 79-82.

Микрокоманда Пам ть выполн етс  в два цикла,

В первом цикле готовитс  адрес данных.и при записи в пам ть записываютс  данные. Чтение и запись производитс  в паузе между первым и вторим циклами. Длительность паузы зависит от времени обращени  к пам ти. Это врем  намного превышает первый и второй циклы пам ти. Во втором цикле в случае считывани  выбираютс  данные из пам ти и пересылаютс  через внутренние тракты.процессора в первую и вторую группу регистров 15 и 16,Триггер 67 запроса передачи данных блока 17 использует два запуска циклов аппаратурно сформированной микрокоманды Пам ть, Блок 18 предназначен дл  выбора наиболее приоритетных из каналов.

Коммутатор 14 служит дл  выбора данных из оперативной пам ти или регистра результата 36 блока 1 и представл ет собой группу элементов И-ИЛИ

На сЬиг.В изображена временна  диаграмма работы устройства дл  обмена данными между группой каналов вводавывода и оперативной пам тью дл  выполнени  микрокоманд Пам ть при обращении к ней процессора. На диаграмме прин ты следующие условные обозначени : а - синхронизаци ; S - прием в первый регистр 34 адреса оперативной пам ти; 6 - прием двойного слова данных в выходной регистр 4; 2 - запись в местную пам ть 32 модифицированного адреса оперативной пам ти; а - вьщача первого слова данных с первой группы элементов И-ИЛИ 5; е - выход третьего триггера 9; ж- вЪщача второго слова данных с первой группы элементов И-ИЛИ 5; управление коммутатором 14 на выбор данных из оперативной пам ти; U эапись первого слова данных; к - запись второго слова данных.

Устройство дл  выполнени  микрокоманды Пам ть при обращении к ней процессора работает следующим образом .

Из пам ти 28 микрокоманд блока 1 по адресу из регистра 29 адреса, через первую группу элементов И-ИЛИ 37 и регистр 30 заноситс  микрокоманда, котора  поступает на дешифратор 31, с седьмого выхода которого на местную пам ть 32 подаетс  адрес, по которому на первый регистр 34 считываетс  адрес данных оперативной пам ти, который через адресный -выход 38 блока 1 подаетс  на адресный выход устройства в оперативную пам ть. Двойное -слово данных иэ оперативной пам ти заноситс  в выходной регистр 4, из которого с помощью первой группы элементов И-ИЛИ 5 на коммутатор 14 подаетс  первое слово данных. Управление выбором нового слова осуществл етс  первым элементом И-НЕ 8 поустановленному первому триггеру 7, который устанавливаетс  через первый элемент И 6 по младшему байту адреса двойного слова из первого регистра 34 блока 1. Адрес данных оперативной пам ти подаетс  также на арифметико-логический узел 35, в котором он модифицируетс  и через регистр результата 36 и коммутатор 14 записываетс  в местную пам ть 32, После этого, управление коммутатором 14 по выходу второго элемента И 13 переключаетс  на выбор первого слова данных из оперативной пам ти . После записи первого слова данных по второму выходу дешифратора 31 блока 1 устанавливаетс  триггер 9, которьт инверсным выходом на первом элементе И.6 измен ет младший адрес оперативной пам ти, который запоминаетс  в конце вы олнени  микрокоманды Пам ть на первом триггере 7 и через первый элемент И-НЕ 8 измен ет управление первой группой элементов И-ИЛИ 5 и на выдачу второго слова Данных из выходного регистра 4 на коммутатор 14, а пр мой выход третьего триггера 9 управл ет передачей этого слова данных через коммутатор 14 на фоне выполнени  следующей микрокоманды.

На фиг,9 изображена временна  диаграмма работы устройства дл  выполнени  аппаратурно-сформированной микрокоманды Пам ть считывани  из оперативной пам ти. На ней прин ты следующие обозначени : а - синхронизаци ; S - выход триггера 68 первого цикла передачи; Ь - выход триггера 69 промежуточного цикла передачи; 2 - выход триггера 70 второго цикла передачи; а - прием в первьй регистр 34 адреса оперативной пам ти и счетчика байтов; 6 - прием двойного слова данных в выходной регистр 4; К - вьщача первого слова данных с первой группы элементов И-ИЛИ 5; выдача второго слова данных с первой группы элементов И-ИПИ 5; U - выход второго триггера 11; к управление коммутатором 14 на выбор данных из оперативной пам ти; -л - запись в местную пам ть 32 модифицированного адреса оперативной пам ти и счетчика байтов; м строб первой группы регистров 15; Н - строб второй группы регистров 16, Устройство при считывании данных из оперативной пам ти в первую и вторую группы регистров 15 и 16 работает следующим образом, Из блока 17 в блок 1 в регистр 30 заноситс  аппаратурно-сформированна  микрокоманда, котора  поступает на дещифратор 31, с седьмого выхода кото рого на местную пам ть 32 подаетс 

адрес, по которому на первьй регистр 34 в первом цикле пам ти считьгеаетс  адрес данных оперативной пам ти, который подаетс  на адресный выход устройства в оперативную пам ть и на арифметико-логический узел 35, на котором он модифицируетс . Из оперативной пам ти в выходной регистр 4 считываетс  двойное слово данных,Младший байт адреса оперативной пам ти, который адресует первое слово данных из первого регистра 34 блока 1 через первый элемент И 6 устанавливает первый триггер 7, который через первый элемент И-НЕ 8 управл ет выбором на первой группе элементов И-ИЛИ 5 первого слова данных, которое поступает на коммутатор 14, С выхода триггера 55 передачи данных блока 17 на информационный вход второго триггера 11 подаетс  сигнал, который устанавливает этот триггер в начале первого

цикла микрокоманды Пам ть, Второй триггер 11 управл ет передачей через коммутатор 14 первого слова данных из оперативной пам ти, которое проходит через вторую группу элементов

И-ИЛИ 20 под управлением выхода записи блока 19 и через первую группу регистров 15, так как на синхронизирующий вход подаетс  посто нный строб, защелкиваетс  во второй группе регистров 16 по стробу, сформированному на первой группе элементов И-ИЛИ 79 и 80 блока 17 по сигналам с выхода группы триггеров 58 и 59 передачи данных каналов и триггера 70 второго

ных, которое через коммутатор 14 под управлением сигнала с выхода второго элемента И 13 поступает через вторую цикла передачи и синхросигнала. Из местной пам ти 32 блока 1 во втором цикле пам ти на первый регистр 34 считываетс  счетчик байтов, которые осталось передать из оперативной пам ти в каналы. Счетчик байтов передаетс  на арифметико-логический узел 35, на котором он модифицируетс . После сброса второго триггера 11 управление коммутатором 14 переключаетс  на выдачу из регистра результата 36 модифицированного адреса, который записываетс  в местную пам ть 32,Затем на втором элементе И-НЕ 10 по сигналу с выхода триггера 70 второго цикла передачи блока 17 и сигналу с синхровхода устройства 21 вырабатываетс  сигнал, который поступает на рторой вход первого элемента И-НЕ 8 и инвертирует выходы этого элемента. Таким образом, перва  группа элементов И-ИЛИ 5 выбирает второе слово дангруппу элементов И-ИЖ 20 на первую группу регистров 15 и защелкиваетс  по стробу, сформированному на второй группе элементов И-ШТИ 81 по сигнала1 с выхода группы триггеров 58 и 59 пе11 :

редачи данных каналов, синхросигнала с выхода группы триггеров 75 и 76 второго цикла передачи каналов. Запись модифицированного счетчика из регистра 36 результата блока 1 в мес тную пам ть 32 выполн етс  на фоне выполнени  следующей микрокомандьг,

На фиг,10 изображена диаграмма работы устройства дл  выполнени  аппаратурно-сформированной микрокоманды Пам ть записи в оперативную пам ть . На диаграмме прин ты следующие обозначени : а - синхронизаци ; &выход триггера 68 первого цикла передачи; В - выход триггера 69 промежуточного цикла передачи;;2 - прием в первый регистр 34 адреса оперативной пам ти; J - прием во второй регистр 33 данных из второй группы регистров 16; е - прием данных во входной регистр 2; Ж - строб второй группы регистров 16; 0 - запись в оперативную пам ть.

Устройство дл  записи данных из первой и второй групп регистров 15 и 16 в оперативную пам ть работает следующим образом.

С второго информационного выхода группы регистров 16 в блок 1 во второй регистр 33 через вторую группу элементов И-ИЛИ 38 под управлением сигнала с выхода триггера 57 передачи данных блока 17 принимаетс  первое слово данных по стробу с выхода первого элемента И-ИЛИ 77 блока 17, который вырабатываетс  по синхросигналу . После приема первого слова во второй регистр 33 блока 1 данные через первый управл ннций выход 51 блока 1 подаютс  на входной регистр 2, в котором принимаютс  по стробу, ° сформированному на втором элементе И-ИЛИ 78 блока 17, который вырабатываетс  .по синхросигналу и третьему управл ющему выходу блока 1, После приема первого слова данных во- входной-регистр 2 второе слово данных из первой группы регистров 15 переписываетс  во вторую группу регистров 16 по стробу с выхода первой группы элементов И-ИЖ 79 и 80 блока 17, сформированного по сигналам с выхода группы триггеров 58 и 59 передачи ,данных каналов, триггера 68 первого цикла передачи и синхросигнала, С выхода второй труппы регистров 16 второе слово данных записываетс  во второй регистр 33 блока 1 через рторую группу элементов И-ИЛИ 38 по стробу

8064212

с выхода первого;элемента И-ИЛИ 77 блока 17, сформированного по сигналам с выхода триггера 57 передачи данных, триггера 68 первого цикла

с передачи и синхросигнала, С выхода второго регистра 33 блока 1 второе слово данных поступает на входной регистр 2, на котором оно защелкиваетс  по стробу с выхода второго зле10 мента И-ИЛИ 78 блока 17, сформированному по сигналам с выхода тригге- ра 55 передачи данных и синхросигналу . Из местной пам ти 32 блока 1 считываетс  адрес, который через первый f5 регистр 34 передаетс  на адресный выход устройства в оперативную пам ть. По п тому выходу дешифратора 31 бло ка 1 на элементе И 39 вырабатываетс  строб замен в оперативную пам ть, ко20 торый подаетс  на стробирующий выход устройства.

Организаци  общего пол  подканала в устройстве дл  обмена данными между группой каналов ввода-вывода и 25 оперативной пам тью выполн етс  аппаратно-микропрограммным способом.

Устройство в данном случае работает следующим образом,

30 Аппаратна  часть реализации общего пол  подканалов основана на использовании регистра 23 заданий, узла 24 коммутации, блока 25 приоритетных шифраторов, блока 26 регистров,2 узла 27 дешифрации. Микропрограммна  часть реализации обобщенного пол  подканалов основана на использовании йсего оборудовани  процессора, в сос|Тав которого входит устройство дл 

40 обмена данными между группой каналов ввода-вывода оперативной пам тью,При этом процессор управл ет работой группы каналов ввода-вывода с помощью специальных команд ввода-вывода,

45 Обращение к программе канала осуществл етс  с помощью адресного слова канала , расположенного в фиксированной  чейке оперативной пам ти. Адресное слово канала содержит ключ защиты и

50 адрес первого управл ющего слова канала , которое первоначально находитс  в оперативной пам ти.

Программа канала состоит из последовательности управл ющих слов ка55 нала. Управл ющие слова канала содержат всю необходимую информацию дл  организации и проведени  св зи канала ввода-вывода с периферийным устройством , С целью обеспечени  макси ально эффективного с точки зрени  быстродействи  анализа управл ющего слова канала управл ющее слово канала из оперативной пам ти переписываетс  в определенные  чейки (подканалы ) более быстродействующей местной пам ти, в которой управл ющие слова канала сохран ютс  до конца работы канала ввода-вывода с периферийным устройством.

При работе одного канала.вводавывода из группы каналов с несколькими периферийными устройствами одновременно в местной пам ти необходимо хранить столько управл ющих слов канала, сколько периферийных устройств одновременно запущено по всей группе каналов. Таким образом, возможное количество одновременно запущенных периферийных устройств определ етс  количеством подканалов, т.е. тем максимальным объемом в местной пам ти, который отводитс  дл  хранени  общего количества управл ющих каналов. Таким образом, чтобы максимально использовать адресное поле периферийных устройств дл  каждого канала, которое определ ет максимально возможноеКоличество периферийных устройств, которое можно подключить к одному каналу ввода-вывода (а в рассматриваемом случае 256 устройств), в местной пам ти необходимо отвести объем, достаточный дл  хранени  256хп подканалов (где п - количество каналов ввода-вывода .в группе). Если учесть, что дл  хранени  одного подканала необходимо в местйой пам ти отвести четыре тридцатидвухразр дных слов, и то, что не дл  каждого пользовател  необходимо такое количество подканалов, вариант предоставлени  максимального количества подканалов не  вл етс  оптимальным.

Организаци  общего пол  подканалов с их динамическим назначением позвол ет, во-первых,оптимальным образом перераспределить подканалы между группой каналов, во-вторых, при оптимальном количестве подканалов организовать возможность подключени  к каждому каналу ввода-вывода максимального количества периферийных устройств.

Выбор оптимального количества подканалов осуществл етс  путем коммутации в регистре 23 вручную при помощи

переключателей или каким-либо другим образом соответствующих разр дов (в данном случае тридцатидвухразр дного регистра) таким образом, чтобы на инЛормационный выход регистра 23 заданий поступал 32-разр дный код, определ ющий выбранное количество подканалов . При выполнении микропрограммы сброса системы, котора  выполн етс 

каждьш раз при загрузке системы команд или после нажати  на пульте оператора кнопки Сброс системы, этот код по микрокоманде чтени , продешифрованной на дешифраторе 31, считыва5 етс  сигналом чтени  с группы выходов 56 из регистра 23 через узел 24, третий информационный вход 55 блока 1, элемент И-ИПИ 38, регистр 33, арифметико-логический узел 35, регистр 36

0 результата, второй управл ющий выход 53 блока 1, первый вход коммутатора 14, первый информационный вход 41 блока 1 и записываетс  стандартным . образом в определенную  чейку мест5 ной пам ти 32 как характеристика количества подканалов, отведенных в местной пам ти дл  группы каналов ввода-вывода. В дальнейшем эта информаци  используетс  каждый раз при вы0 полнении очередной команды ввода-вывода дЛ  назначени  свободного подканала . Если свободных подканалов нет, выполнение команды ввода-вывода прекращаетс .

При этом канальна  микропрограмма формирует такой признак результата , который формировалс  бы, если бы при выполнении команды ввода-выво да оказалось, что нужного периферийного устройства нет. Подобный алгоритм формировани  признака результата при отсутствии свободных подканалов выбран из расчета, чтобы указать пользователю, что при существующем количестве подключенных к группе каналов ввода-вывода периферийных устройств выбранного количества подканалов недостаточно. Такой вывод дол0 жен сделать пользователь, когда операционна  система (или кака -либо друга  система) стандартно сообщает, что конкретного периферийного устройства нет, а на самом деле оно под5 ключено и нормально функционирует. Измен   общее количество подканалов в ту или другую сторону, пользователь индивидуально дл  собственных нужд выбирает, оптимальное количество подканалов. Организаци  подключени  максимального количества периферийных устройств к каждому каналу ввода-вывода из группы каналов выполн етс  путем произвольного назначени  подканалов , т.е. путем возможности назначени  любого подканала любому периферийному устройству с дальнейшим освобождением этого подканала после конца св зи с периферийным устройством . Произвольное назначение подка налов в рассматриваемом случае выполн етс  аппаратно-микропрограммным способом. При Этом используетс  апларатура узла 24, блоков 25, 26 и (узла 27. Кроме того, используютс  таблицы, расположенные в местной пам ти , и несколько  чеек местной пам  ти, необходимые дл  оперативной обработки управл ющей информации. Перва  таблица содержит 256 последовательно адресованных  чеек местной пам ти, кажда  из которых предназна чена дл  хранени  адреса назначенного подканала дл  конкретного периферийного устройства. Адресаци   чеек этой таблицы соответствует адресации. максимального количества периферийных устройств, которые могут быть подключены к одному каналу ввода-вывода. Количество первых таблиц определ етс  количеством каналов ввода-вывода в группе. Перва  таблица предназначена также дл  хранени  признака, который говорит о том, назначен дл  периферийного устройства подканал или нет. При назначении подканала этот

признак устанавливаетс . После конца работы с периферийным устройством, когда подканал не нужен, этот признак сбрасываетс .

Втора  таблица, содержаща  В рассматриваемом случае тридцать два 32разр дных слова совместно с указателем слов второй таблицы, которьш в рассматриваемом случае состоит из одного 32-разр дного слова используетс  дл  формировани  адреса свободного подканала. Втора  таблица определ ет то максимальное количество подканалов, которое может быть отведено дл  группы каналов (в данном случае 1024), Действительное количество отведенных подканалов устанавливаетс  путем коррекции этой табли цы и указател  слов второй таблицы

хот  бы одного свободного подканала, определ емого одним словом этой таблицы характеризуетс  соответствующим

второй таблицы по адресу 3 нет. Учитыва  сказанное, первоначальна  устанрвка соответствующего количества подканалов, которое определ етс  кодом , считанным из регистра 23, осу45 ществл етс  микропрограммно путем установки в единичное состо ние соответствующего количества бит в словах второй таблицы и в указателе слов этой таблицы.

50 . В процессе выполнени  команды ввода-вывода по номеру канала и адресу периферийного устройства, указанных в выполн емой команде ввода-вывода, выбираетс  соответствующее слово из

55 первой таблицы и запоминаетс  в одной из  чеек местной пам ти. Цель этой выборки - определить свободно ли адрессованное в команде ввода-вывода в соответствии С;характеристикой количества подканалов, ртведенн з1х в местной пам ти дл  группы каналов ввода-вывода, указанной в.коде, считайном из регистра 23 заданий. Указатель слов второй таблицы используетс  дл  оперативного нахождени  свободного подканала из общего количества отведенных подканалов. Формирование адреса свободного подканала выполн етс  путем определени  п тиразр дного адреса слова второй таблицы (старшие разр ды адреса подканала) и п тиразр дного адреса бита в этом слове (младшие разр ды адреса подканала), Так как адрес слова второй таблицы определ етс  адресом бита в указателе слов второй табдицы , то адрес свободного подканала Нормируетс  из адреса бита в указателе слов второй таблицы и адреса бита в соответствующем слове второй таблицы. Формирование адреса свободного подканала дл  конкретного периферийного устройства выполн етс  следующим образом. Общее количество подканалов задаетс  путем установки в нулевое.состо ние общего количества бит в словах второй таблицы. Причем наличие 35 битом указател  слов второй таблицы, установленного в нулевое состо ние, Например, если бит 3 указател  слов второй таблицы установлен, в 1, то свободных подканалов адресуемых слов

периферийное устройство или нет, что, выполн етс  путем анализа признака назначени , подканала.

Если подканал назначен, следовательно , адресованное в команде ввода-вывода периферийное устройство, зан то и выполнение команды вводавывода прекращаетс .

Если подканал не назначен, периферийное устройство свободно, выпол- fO

нение Команды ввода-вывода продолжаетс .

Выполн етс  попытка назначени  свободного подканала. Дл  этой цели анализируетс  наличие свободных под- 15 146,

каналов. Анализ выполн етс  с определени  наличи  нулевых битов в указателе слов второй таблицы. Если нулевых битов нет, т,е, свободные подканалы отсутствуют f выполнение операции ввода-вывода прекращаетс . Если свободные подканалы есть, формируетс  адрес свободного подканала следующим образом.

Указатель слов второй таблицы из местной пам ти через регистр 34, арифметико-логический узел 35, регистр 36 результата, управл ющий выход 53 и коммутатор 14 поступает в блок 25 приоритетных шифраторов, Через информационный вход 14 с первого по четвертый байты этого слова поступают на входы с первогоч по четвертый приоритетных шифраторов 133-136 соответственно. Таким образом, на адресных выходах приоритетных шифраторов 133-136 формируютс  адреса первых нулевых битов каждого байта елова . При этом, если нулевых битов в байте нет, соответствующий приоритетный шифратор возбуждает свой управл ющий выход. Следовательно, если в указателе слов второй, таблицы нет ни бдного нулевого бита, возбуждаетс  управл ющий выход п того приоритетно го шифратора 137,который по линии 14 соединен с информационным выходом 145 Если свободные подканалы есть, то двухразр дный адрес, сн тый с адресного выхода приоритетного шифратора 137, указывает адрес первого байта указател  слов второй таблицы, в котором есть по крайней мере один нуле вой бит, а трехразр дный адрес, сн тый с выходов мультиплексоров 138140 , указывает адрес бита в соответствующем байте, Двухразр дный адрес .байта по лини м 142 и трехразр дный адрес бита по лини м 141 соединены

с информационным выходом 145 блока 25, Таким образом, при помощи блока 25 аппаратным путем выполн етс  анализ наличи  свободных подканалов и формирование адреса слова второй таблицы , в котором есть свободные подканалы ,

Информаци , полученна  на информационном выходе 145 блока 25 по микраторе 31 сигналом записи, сн тым с группового выхода дешифрации 156 блока 1, через групповой вход 153- записи блока 26 записываетс  в регистры

и 141 и запоминаетс  с целью дальнейшего анализа.

Анализиру  информацию, сн тую с выхода регистра 146 через первый инФормационный выход 154 блока 26, определ етс  наличие свободных подканалов . Если свободные подканалы есть, с выходов регистров 148 и 150 п тиразр дный код, по которому из второй

Claims (1)

1. таблицы в одну из  чеек местной пам ти считываетс  соответствующее 32разр дное слово, которое затем выдаетс  в блок 25, и по специальной микрокоманде информаци , полученна  рокоманде, продешифрованной на дешиф148 и 150 по лини м 143, 142 на информационном выходе 145 блока 25, запоминаютс  в блоке 26 на регистрах 147, 149 и 151, Таким образом, после анализа двух 32-разр дных слов указател  слов, второй таблицы и одного из слов второй таблицы на первом информаци онном выходе 154 блока 26 формирует:с  дес тиразр дный код,  вл ющийс  адресом свободного подканала. Этот адрес считываетс  и затем заноситс  в первую таблицу вместе с признаком. свидетельствующим о том, что подканал дл  конкретного периферийного устройства назначен. После назначени  подканала кррректируетс  слово второй таблицы и, при необходимости, указатель слов этой таблицы. Дл  этой цели коды адреса бита в байте указател  слов второй таблицы и в байте соответствующего слова этой таблицы по лини м 156 и 157 соответственно подаютс  через второй информационный выход 155 блока 26 в узел 27 на входы дешифраторов 158 и 159, На выходах дешифраторов 158 и 159 устанавливаютс  соответствующие константы, которые используютс  дл  корректировки соответствующего байта слова второй таблицы и при необходимости соответствующего байта указател  слов этой таблицы. После корректировки байта в слове вто рой таблицы это слово провер етс  на наличие в нем свободных подканалов. Дл  этой цели скорректированное слово этой таблицы подаетс  в блок 25 и результат анализа наличи  или отсутстви  свободных подканалов -запоминаетс  в регистре 147, Анализиру  содержимое этого регистра, определ етс  необходимость в корректировке бай та указател  слов второй таблицы и при необходимости байт указател  сло этой таблицы корректируетс  при помощи константы-, считанной с выходов дешифратора 158, Назначение подканала дл  конкретного периферийного уст ройства заканчиваетс . Освобождение подканала выполн етс  после конца св зи канала с периАерийным устройством, когда соответствующий подканал уже не нужен, Осво боткдение подканала осуществл етс  микропрограммным способом, Формула изобретени  Устройство дл  обмена данными между группой каналов ввода-вывода

   Фиг. 2 и оперативной пам тью по авт,св, № 1190385, отличающеес  тем, что, с целью расширени  функциональных возможностей путем организации общего пол  пам ти подканалов, в него введены регистр заданий,узел коммутации, блок приоритетных шифраторов , блок регистров, узел дешифраторов , причем информационный выход регистра заданий соединен с первым информационным выходом узла ком; .чутации, второй информационный вход которого соединен с первым информационным выходом блока регистров, второй информационный выход которого соединен с информационными входами . узла дешифраторов, выход которого соединен с третьим Информационным входом узла коммутации, выход которого соединен с третьим входом логических условий блока микропрограммного управлени , группа управл ющих выходов которого соединена с группой управл ющих входов узла коммутации и с группой входов записи блока регистров , информационный вход которого соединен с входами блока приоритетных шифраторов, информационный вход которого соединен свыходом коммутатора .

   /52

   (Риг. 4

   flf«.5

   wo