SU1275545A1 - Ячейка пам ти - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники и может быть использовано при построении интегральных полупроводниковых запоминающих устройств. Ячейка пам ти содержит два ключевых транзистора, адресный транзистор, накопительный конденсатор , адресные и информационные входы, a также шины посто нного и импульсного питани  и позвол ет с более высоким быстродействием записывать и считывать информацию за счет того, что истоки первого и второго ключевых транзисторов соединены с истоком адресного транзистора,сток первого ключевого транзистора соединен с шиной посто нного.напр жени . 2 ил.

Description

(Г.

с

1 .

Изобретение относитс  к области вычислительной техники и может быть использовано при построении интегральных полупроводниковых запоминающих устройств.

На фиг, 1 представлена электрическа  схема  чейки пам ти; на фиг. 2 рафик , иллюстрирующий ее работу.

Ячейка пам ти содержит первый 1 и второй 2 ключевые транзисторы, адресный транзистор 3, накопительный конденсатор 4, информационный входвыход 5, адресный вход 6, шину 7 импульсного питани , шину 8 посто нного питани , паразитный конденсатор 9

Ячейка пам ти работает следующим образом,

В режиме записи сигнал по адресному входу 6 открывает адресньй транзистор 3 и информаци  с информационного входа-выхода 5 через транзисторы 3 и 2 поступает на накопительный конденсатор 4. В режиме счй тывани  адресный сигнал по входу 6 открывает адресный транзистор 3, Импульс напр жени  на шине 7, складыва сь с напр жение на конденсаторе 4, поступает на затвор транзистора 1 и отпирает его, вследствие чего шина 8 посто нного напр жени  через открытые транзисторы 1 и 3 подключаетс  к входу-выходу 5, В ре симе реге12755452 .

нерации . адресный транзистор 3 закрыт , В момент действи  импульса напр жени  на шине 7 информаци , определ ема  зар дом конденсатора 4,счи- тываетс , зар жа  (или не зар жа ) паразитный конденсатор 9, В паузе между импульсами напр жени  на шине 7 конденсатор 9 подключаетс  параллельно накопительному конденсатору 4, подзар жа  его.

Claims (1)

1. Формула изобретени 

   Ячейка пам ти, содержаща  адресный транзистор, затвор которого  вл етс  словарным входом, а сток  вл етс  информационным входом-выходом  чейки, накопительный конденсатор, одна обкладка которого подключена к шне импульсного напр жени  друга 

   соединена с затвором первого ключевого транзистора и стоком второго ключевого транзистора, сток первого ключевого транзистора соединен с заtBopoM второго ключевого транзистора , отличающа с  тем, что, с целью повышени  быстродейст ВИЯ  чейки , исток первого и исток второго ключевых транзисторов соединены с истоком адресного в-ранзистора , сток первого ключевого транзистора соединен с шиной посто нного напр жени ,

   Фиг. 1

   f/l

   Фиг. 2