[go: up one dir, main page]

SU1274138A1 - Pulse-time comparator - Google Patents

Pulse-time comparator Download PDF

Info

Publication number
SU1274138A1
SU1274138A1 SU843752740A SU3752740A SU1274138A1 SU 1274138 A1 SU1274138 A1 SU 1274138A1 SU 843752740 A SU843752740 A SU 843752740A SU 3752740 A SU3752740 A SU 3752740A SU 1274138 A1 SU1274138 A1 SU 1274138A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
pulse
counter
decision
Prior art date
Application number
SU843752740A
Other languages
Russian (ru)
Inventor
Владимир Александрович Добрыдень
Игорь Данилович Пузько
Original Assignee
Харьковский инженерно-строительный институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковский инженерно-строительный институт filed Critical Харьковский инженерно-строительный институт
Priority to SU843752740A priority Critical patent/SU1274138A1/en
Application granted granted Critical
Publication of SU1274138A1 publication Critical patent/SU1274138A1/en

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

Изобретение относитс  к импульсной технике и может быть использовано в системах автоматического уп3wd равлени  и в контрольно-измерительных системах. Целью изобретени   вл етс  повышение быстродействи  и расширение функциональных возможностей за счет регулировани  числа сравнений . Цель достигнута за счет введени  дешифратора 15, коммутатора .16 и четырех элементов ИЛИ 17-20. 3 состав устройства вход т также формирователь I импульсов, одновибратор 2, элементы ИЗ, 5, 10, 12, 13, счетчики импульсов 4 и 14, два триггера 6 и 8, элементы ИЛИ 7 и 9, элемент I задержки. 1 с.п.ф., 1 ил. (Л IND sj со схThe invention relates to a pulse technique and can be used in automatic control systems and in control and measurement systems. The aim of the invention is to increase speed and increase functionality by adjusting the number of comparisons. The goal was achieved through the introduction of a decoder 15, a .16 switch and four elements OR 17-20. 3 the device also includes a pulse shaper I, a one-shot 2, elements OF, 5, 10, 12, 13, pulse counters 4 and 14, two triggers 6 and 8, elements OR 7 and 9, element I delay. 1 spf., 1 Il. (L ind sj cx

Description

1 Изобретение относитс  к импульсной технике и может быть использовано в системах автоматического управлени  и в контрольно-измерительных системах, Целью изобретени   вл етс  повышение быстродействи  и расширение фуйкциональных возможностей путем регулировани  числа сравнений. На чертеже представлена структурна  схема. Врем импульсный компаратор содержит формирователь 1 импульсов, вход которого  вл етс  входом устройства, а выход подключен через одновибратор 2 к первому входу первого элемента И 3 и непосредственно к второму входу первого элемента И 3 и счетному входу первого счетчика 4 импульсов, второй элемент И 5, выход которого соединен с первым входом первого , триггера 6 и первым входом первого элемента ИЛИ 7, выход которого соединен с первым входом второго тригге ра 8, а второй вход - с первым входом второго элемента ИЛИ 9, выходом подключенного к второму входу первого триггера 6 и выходу третьего элемента И 10, первый вход которого соединен с первым входом второго элемента И 5, выходом элемента 11 задер жки и первым входом четвертого элемента И 12,. выход которого соединен с вторым входом второго элемента ИЛИ 9 и вторым входом второго тригге ра, п тый элемент И 13, второй счетчик 14 импульсов, дешифратор 15, ком мутатор 16,и третий, четвертый,,п тый и тестой элементы ИЛИ 17-20, причем выход первого элемента И 3 со единен со счетным входом второго счетчика 14 импульсов, вход установки в нуль которого объединен с входом установки в первого счетчика 4. импульсов и соединен с выходом п того элемента И 13, подключенного первым входом к выходу элемента 11 задержки, вход которого соединен со счетным входом первого счетчика 4 импульсов, разр дные выходы первого и второго счетчиков 4 и 14 импульсо соединены с входами дешифратора 15, подключенного выходами к входам ком мутатора 16, выходы которого подклю чены к входам третьего, четвертого и п того элементов ИЛИ 17-19, выход которых соединены с вторыми входами 8 соответственно второго, третьего и четвертого элементов И 5, 10, 12, а также с входами шестого элемента ИЛИ 20, подключенного выходом к второму входу п того элемента И 13. Формирователь 1 формирует на выходе пр моугольные импульсы, длительность которых равна длительности задаваемых входных интервалов устройства (длительность импульса произвольной формы, интервал между двум  короткими импульсами и т.п.). Одновибратор 2 формирует на выходе пр моугольньш импульс эталонной длительности TQ, начало которого совпадает с моментом подачи на его вход короткого запускающего импульса. Элемент 11 задерживает .импульс на врем , достаточное дл  срабатывани  счетчиков 4 и 14, Счетчики 4 и 14 - обыч--. ные двоичные накапливающие счетчики с одинаковым числом разр дов; импульс , поступающий на вход сброса счетчика, устанавливает его в нуль. Счетчик 4 фиксирует число i проведенных сравнений, а счетчик 14 - соответствующее число К,. Коммутатхэр 16 представл ет собой группу трехпоэиционных переключателей , позвол ющих подключить любой выход дешифратора 15 к входу любого (только одного одновременно) из элементов ИЛИ 17-19 (фактически используетс  лишь незначительна  часть выходов дешифратора 15 - только те, которые соответствуют.заполненным клеткам таблицы, т.е. число этих переключателей невелико. Обозначим через Т- длительность i-го (, 2,...) входного интервала времени . устройства, т.е. длительность пр моугольного импульса на выходе формировател  1, через Т - длительность эталонного временного интервала. Устройство работает следующим образом . В исходном состо нии счетчики 4 и 14 и триггеры 6 и 8 установлены в нуль. Обозначим через S и Si состо ни  триггеров 6 и 8 соответственно. Исходное сочетание S 0; S 0 кодирует отсутствие какого-либо решени  . Рассмотрим работу устройства в случае, когда п 7; К 3; К 4, т.е. счетчики 4 и 14 могут иметь всего-по 3 разр да; решени  принимаютс  по следующим правилам: М 3121 The invention relates to a pulse technique and can be used in automatic control systems and in control and measuring systems. The aim of the invention is to increase the speed and the expansion of fuctional capabilities by adjusting the number of comparisons. The drawing shows a structural diagram. The pulse comparator contains the pulse former 1, the input of which is the device input, and the output is connected through the one-vibrator 2 to the first input of the first element 3 and directly to the second input of the first element 3 and the counting input of the first counter 4 pulses, the second element 5, the output of which is connected to the first input of the first, trigger 6 and the first input of the first element OR 7, the output of which is connected to the first input of the second trigger 8, and the second input to the first input of the second element OR 9, the output connected to the second The first input of the first trigger 6 and the output of the third element And 10, the first input of which is connected to the first input of the second element And 5, the output of the delay element 11 and the first input of the fourth element And 12 ,. the output of which is connected to the second input of the second element OR 9 and the second input of the second trigger, the fifth element I 13, the second counter 14 pulses, the decoder 15, the switch 16, and the third, fourth, fifth and test elements OR 17-20 The output of the first element I 3 is connected to the counting input of the second pulse counter 14, the input of which is zero with the installation input of the first counter of the pulses 4. and connected to the output of the fifth element I 13 connected by the first input to the output of the delay element 11 whose input is connected to the counting input The house of the first counter has 4 pulses, the bit outputs of the first and second counters 4 and 14 are connected to the inputs of the decoder 15 connected to the inputs of the switch 16, the outputs of which are connected to the inputs of the third, fourth and fifth elements OR 17-19, output which are connected to the second inputs 8 of the second, third and fourth elements AND 5, 10, 12, respectively, as well as with the inputs of the sixth element OR 20 connected by an output to the second input of the fifth element AND 13. Shaper 1 generates, at the output, rectangular pulsesotorrhea equal to the duration of intervals defined by the input device (pulse duration of arbitrary shape, the interval between two short pulses, etc.). The single-oscillator 2 generates at the output a square pulse of a reference duration TQ, the beginning of which coincides with the moment when a short trigger pulse is fed to its input. Element 11 delays the pulse for a time sufficient to trigger the counters 4 and 14, while the counters 4 and 14 are normally. binary accumulative counters with the same number of bits; the pulse arriving at the reset input of the counter sets it to zero. Counter 4 records the number i of comparisons made, and counter 14, the corresponding number K ,. Switch 16 is a group of three-way switches that allow you to connect any output of the decoder 15 to the input of any (only one at a time) of the OR elements 17-19 (only a small part of the decoder 15 outputs are actually used — only those that correspond to the filled cells of the table, i.e., the number of these switches is small, denote by T the duration of the i-th (, 2, ...) input time interval of the device, i.e., the duration of the rectangular pulse at the output of the imaging unit 1, through T the duration The device operates as follows. In the initial state, counters 4 and 14 and triggers 6 and 8 are set to zero, denoted by S and Si, the states of triggers 6 and 8, respectively. The initial combination of S 0; S 0 encodes the absence of any or solutions. Consider the operation of the device in the case when n 7; K 3; K 4, i.e., counters 4 and 14 can be as little as 3 bits; decisions are made according to the following rules: M 312

при К 0; 1; 2; Р - при К 3; 4; Б - при К 5; 6; 7, где п - заранее заданное число, равное коэффициенту пересчета первого счетчика импульсов; К, К - заранее заданные числа, ., Т Т М;at K 0; one; 2; P - at K 3; four; B - at K 5; 6; 7, where n is a predetermined number equal to the conversion factor of the first pulse counter; K, K - predetermined numbers,., T T M;

ЛЛ О Ll o

Т, Т Р; Т Т Б. Х о В в ,T, T P; T T B. X o In,

Возможные сочетани  i и К; соответствуют незаштрихованным клеткам таблицы. Величина i увеличиваетс  от нул  до семи, и- каждому значению i может соответствовать любое значение О tf К, 5 i. При сочетани х значе84Possible combinations of i and k; correspond to the unchecked cells of the table. The value of i increases from zero to seven, and - each value of i can correspond to any value of O tf K, 5 i. With combinations of 84

НИИ i и к , соответствующих пустым клеткам таблицы, решение еще не может быть прин то, т.е. необходимо продолжать вьшолнение сравнений (.увеличивать i). В клетках таблицы, соответствующих сочетани м эначений i и К-, при которых решение уже определено однозначно, указано это решение . Сочетани , соответствующие перечеркнутым клеткам таблицы, не могут по витьс , если решени  будут приниматьс  в соответствии с заполненными клетками.The scientific research institute i and k, which correspond to empty cells of the table, cannot be accepted yet; it is necessary to continue the implementation of comparisons (.increase i). In the cells of the table, the corresponding combinations of values of i and K-, for which the solution is already uniquely defined, this solution is indicated. The combinations corresponding to the crossed out cells of the table cannot appear if the decisions are made in accordance with the filled cells.

КTO

оabout

оabout

МM

МM

МM

//

Выходные шины дешифратора 15, соответствующие сочетани м i и К;, дл  которых в клетках таблицы указано решение Б, необходимо с помощью коммутатора 16 подключить к входам элемента ИЛИ.17, выходные шины дешифратора 15, соответствующие клетКим , в которых указано решение Р к входам элемента ИЛИ 18; выходные шйиьг, соответствующие клеткам, в которых указано решение М - к входам элемента ИЛИ 19, При этом в исходном состо нии устройства сигналы на выходах-элементов ИЛИ 17-19 (и, соответственно , элемента ИЛИ 20), отсутствуют , т.е. элементы ИЗ, 10, 12 и 13 закрыты по вторым входам.The output bus of the decoder 15, the corresponding combinations of i and K; for which solution B is indicated in the cells of the table, must be connected via switch 16 to the inputs of the element OR.17, the output bus of the decoder 15 corresponding to the cell, in which the solution P is indicated to the inputs the element OR 18; output slots corresponding to cells in which solution M is indicated — to the inputs of the element OR 19; At the same time, in the initial state of the device, the signals at the outputs of the elements OR 17-19 (and, accordingly, the element OR 20) are absent, i.e. elements OF 10, 12 and 13 are closed at the second entrances.

Claims (1)

Каждый (i-й, i 1,2,...) выходной импульс формировател  1 передним фронтом запускает одновибратор 2. 51 Если указанное условие выполн етс , то на выходе первого элемента И 3 возникает пр моугольный импульс длительностью Т;--Т , оканчивающийс  одновременно с выходным импульсом формировател  1. В момент формировани  заднего фронта выходного импульса формировател  1 добавл етс  единица в счетчик 4, а в случае выполнени  указанного услови  - и в счетчик 14 Таким образом в счетчике 4 фиксируетс  число i проведенных сравнений, а в счетчике 14 - число К-. Как только в процессе возрастани  величины i будет достигнуто сочетание значений i и К , при котором ре шение уже определено (сочетани , со ответствующие заполненньш клеткам таблицы), возникает единичный сигнал на выходе одного из элементов 17-19 г. е. на втором входе одного из элементов И 5, 10 и 12, а также на вых де элемента ИЛИ 20, т.е. на втором входе элемента И 13, Короткий импульс, формируемый в момент окончани  каждого выходного импульса формировател  1 {задний фронт), поступает через элемент 11 задержки на первые входы элементов И 5, 10, 12 и 13. Если принимаетс  решение Б, по второму входу открыт только элемент И 5, в случае решени Р - элемент И 10, в случае решени  М - элемент И 12, кроме того в любо из этих трех случаев открыт также элемент И I3. Импульс с выхода элемента 11 задержки проходит через один из элеMtiHTOB И 5, 10 и 12 (если решение уже прин то), поступа  на входы три геров 6 и 8 и фиксиру  прин тое решение; при любом прин том решении импульс с выхода элемента 11 задерж ки проходит также через элемент И 13, возвраща  в нуль счетчики 4 и 14. Решени  кодируютс  состо ни ми триггеров 6 и 8 следующим образом: М - S., 1, Sj О; Р - Sj 1, S JpB - S О, S 1. После прин ти  решени  устройств возвращаетс  в исходное состо ние, тем отличием, что теперь триггеры 6 и 8 фиксирзжзт прин тое решение; устройство продолжает выполн ть сра нени , подготавлива  данные дл  при н ти  следующего решени . 86 За счет наличи  в составе устройства новых блоков и новых функциональных св зей между блоками решение в р де случаев принимаетс  раньше, чем будут выполнены все п сравнений, т,е, средн   частота прин тий решений (быстродействие) заметно повьщ1аетс , кроме того, оказываетс  возможным использовать любые значени  п, причем величины п, К, К могут (за счет наличи  коммутатора 18) регулироватьс , что существенно расшир ет функциональные возможности устройства. Формула изобретени  Врем импульсный компаратор, содержащий формирователь импульсов, вход которого  вл етс  входом устройства, а вьпсод подключен через однозибратор к первому входу первого элемента И и непосредственно к второму входу первого элемента И и счетному входу первого счетчика импульсов, второй элемент И, выход которого соединен с первым входом первого триггера и первым входом первого элемента ИЛИ, выход которого соединен с первым входом второго триггера, а второй вход с первым входом второго элемента ИЛИ, выходом подключенного к второму входу первого триггера и выходу . третьего элемента И, первьй вход которого соединен с первым входом второго элемента И, выходом элемента задержки и первым входом четвертого элемента И, выход которого соединен с вторым входом второго элемента ИЛИ и вторым входом второго триггера, п тый элемент И и второй счетчик импульсов , отличающийс  тем, что, с целью повышени  быстродействи  и расширени  функциональных возможностей путем обеспечени  регулировани  числа сравнени , в него введены дешифратор, коммутатор и четыре элемента ИЛИ, причем выход первого элемента И соединен со счетным входом второго счетчика импульсов , вход установки в нуль которого объединен с входом установки в нуль первого счетчика импульсов и соединен с выходом п того элемента И, подключенного первым,входом к выходу элемента задержки, вход которого соединен со счетным входом первого . счетчика импульсов, разр дные выходы первого и второго счетчиков импуль712741388Each (i-th, i 1,2, ...) output impulse of the imager 1 triggers a one-shot front edge 2. 51 If this condition is met, then a rectangular impulse of duration T; - T, occurs at the output of the first element I 3 terminating simultaneously with the output pulse of shaper 1. At the moment of forming the trailing edge of the output pulse of shaper 1, a unit is added to counter 4, and if this condition is met, counter 14 is recorded in counter 4, and counter 14 is recorded in counter 4 - number K-. As soon as the value of i increases, the combination of i and K values is reached, at which the solution is already determined (combinations corresponding to the filled cells of the table), a single signal appears at the output of one of the elements 17-19, that is, at the second input of one from elements 5, 10 and 12, as well as to the output of the element OR 20, i.e. at the second input of the element And 13, the Short pulse generated at the moment of termination of each output pulse of the imaging device 1 (rear edge), goes through the delay element 11 to the first inputs of the elements 5, 10, 12 and 13. If decision B is made, the second input only the element And 5 is open, in the case of the decision P - the element And 10, in the case of the decision M - the element And 12, besides in any of these three cases the element I I3 is also open. The impulse from the output of the delay element 11 passes through one of the MtiHTOB And 5, 10 and 12 (if the decision has already been made), arriving at the inputs of three 6 and 8 and fixing the decision; in any solution, the pulse from the output of the delay element 11 also passes through the element 13 and returns to zero the counters 4 and 14. The solutions are encoded by the states of the flip-flops 6 and 8 as follows: M - S., 1, Sj O; P - Sj 1, S JpB - S O, S 1. After making the decisions, the devices return to the initial state, the difference being that now triggers 6 and 8 fixed the made decision; the device continues to run, preparing the data for the next solution. 86 Due to the presence in the structure of the device of new blocks and new functional connections between the blocks, the decision is made in a number of cases before all n comparisons are made, and e, the average frequency of decision making (speed) noticeably increases, moreover, it is possible to use any values of n, and the values of n, K, K can (due to the presence of the switch 18) be adjusted, which significantly expands the functionality of the device. Claims of the Invention A pulse comparator comprising a pulse shaper, whose input is the device input, and the transducer is connected via a single vibrator to the first input of the first And element and directly to the second input of the first And element and the counting input of the first pulse counter, the second And element whose output is connected with the first input of the first trigger and the first input of the first element OR, the output of which is connected to the first input of the second trigger, and the second input with the first input of the second element OR, the output is connected th to the second input of the first flip-flop and the output. The third AND element, the first input of which is connected to the first input of the second element AND, the output of the delay element and the first input of the fourth element AND, the output of which is connected to the second input of the second OR element and the second input of the second trigger, the fifth And element and the second pulse counter differing By the fact that, in order to increase speed and enhance functionality by providing control of the number of comparisons, a descrambler, a switch and four OR elements are introduced into it, and the output of the first AND element is connected with a counting input of the second pulse counter, the input of which is set to zero is combined with the input of setting the first pulse counter to zero and is connected to the output of the first And element connected to the output of the delay element whose input is connected to the first input of the first. pulse counters, bit outputs of the first and second impulse meters 712741388 сов соединены с входами дешифратора, динены с вторыьга входами соответстподключенного выходами к входам ком- венно второго, третьего и четвертого мутатора, выходы которого подключены элементов И, а также с входами шесток входам третьего, четвертого и п то- . го элемента ИЛИ, подключенного выходом го элементов ИЛИ, выходы которых сое-5 к-второму входу п того элемента Иowls are connected to the inputs of the decoder, connected to the second inputs of the respective connected outputs to the inputs of the second, third and fourth mutator, the outputs of which are connected by AND elements, as well as with the inputs of the third, fourth and fifth terminals. of the OR element connected by the output of the OR element, the outputs of which are co-5 to the second input of the fifth element AND
SU843752740A 1984-06-12 1984-06-12 Pulse-time comparator SU1274138A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843752740A SU1274138A1 (en) 1984-06-12 1984-06-12 Pulse-time comparator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843752740A SU1274138A1 (en) 1984-06-12 1984-06-12 Pulse-time comparator

Publications (1)

Publication Number Publication Date
SU1274138A1 true SU1274138A1 (en) 1986-11-30

Family

ID=21123661

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843752740A SU1274138A1 (en) 1984-06-12 1984-06-12 Pulse-time comparator

Country Status (1)

Country Link
SU (1) SU1274138A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР 1081785, кл. Н 03 К 5/26, 1982. *

Similar Documents

Publication Publication Date Title
SU1274138A1 (en) Pulse-time comparator
US3801917A (en) Time interval memory device
US4728816A (en) Error and calibration pulse generator
SU760050A1 (en) Electric signal synchronizing device
SU1083188A1 (en) Random event arrival generator
SU1140248A1 (en) Frequency divider with variable countdown
SU1042190A1 (en) Digital asynchronous pulse signal regenerator
SU1166280A1 (en) Device for forming pulses
SU1275448A1 (en) Device for checking two pulse sequences
SU1026115A1 (en) Time interval meter
SU640284A1 (en) Command information receiving device
SU1725373A1 (en) Device for checking pulse sequences
SU746945A1 (en) Pulse repetition frequency divider by 5,5
SU1434435A1 (en) Multichannel device for processing requests
SU1177919A1 (en) Device for measuring aperture of eye diagram
SU1238100A1 (en) Multichannel model identification device
SU1075393A1 (en) Pulse train/rectangular pulse converter
SU1012239A1 (en) Number ordering device
SU1327327A2 (en) Device for decoding tone signals
SU1167556A1 (en) Device for processing signals
SU1372628A1 (en) Apparatus for receiving bipulse signal
SU855521A1 (en) Device for tolerance frequency control
SU1441338A1 (en) Device for monitoring the performance of shapers of main color signals of television receivers
SU1415447A2 (en) Phase-directed start device
SU1172001A1 (en) Device for converting pulse train to rectangular pulse