фи.1 Изобретение относитс к вычислительной технике и может быть использовано при построении устройств хранени дискретной информации на цилиндрических магнитньЕх доменах (фЩ) Цель изобретени - повьшение надежности и быстродействи запоминающего устройства на ЦМД. На фиг.1 представлена блок-схема предложенного устройства; на фиг.2 блок-схема контроллера; на фиг.З блок-схема алгоритма функционировани устройства в режиме восстановлени информации. Запоминающее устройство на ЦМД (фиг.1) содержит контроллер 1, одни входы-выходы которого вл ютс входами-выходами устройства, блок 2 обнаруйсени и коррекции ошибок, входы которого через шины ввода данных 3, вывода данных 4 и управлени 5 соединены с выходами контроллера, блок 6 задней информации, вход которого соединен с выходом контроллера 1 , а выход - с входом накопител 7 информации, выход которого сое .динен со входом блока 8 считывани информации, выход блока 8 считывани информации соединен с входом блока 2 обнарулсени и коррекции ошибок, элемент ИЛИ 9, входы которого соединены с выходами Флаг корректируемой ошибки (ко) и Флаг некорректируемой ошибки (НКО) блока 2 обнаружени и коррекции ошибок, а выход - с входом счетчика 10 ошибок, выход счетчика 10 ошибок (Флаг восстановлени ФВ)) соединен с одним входом контроллера 1, блок 11 пам ти с произ вольной выборкой информации 1 1 емкостью 2Х, где X - количество информационных блоков, хранимых в накопи- теле 7 информации,- адресные входы блока 1 пам ти с произвольной выборкой информации и вход управлени режт-лом соединены соответственно с выходами коллектора 1, информационные входы подключены к выходам блока 2 обнаружени и коррекции ошибок, а выходы подключены к другим входам контро:1лера 1 . Контроллер 1 содержит дешифратор 12 базового адреса, регистр 13 начал ного адреса микрокоманды, узел 14 формировани адреса микрокоманды (вы полненный, например,-на микросхемах КР1804 ВУ2, КР1804,ВУЗ), блок 15 ми ропрограммной пам ти, регистр 16 микрокоманд (разр ды которого используютс дл управлени операционными схемами устройства и дл формировани адреса следующей микрокоманды), микропроцессор 17 (например, вычислительные секции К1804 ВС), мультиплексор 18 сигналов условий, регистр 19 записи, св занный с шиной данных системы и входом микропроцессора 17, регистр 20 чтени , св занный с выходом микропроцессора 17 и шиной данных системы, буферный регистр 21, св занный с блоком 2 обнаружени и коррекции ошибок и входом микропроцессора 17, регистр 22 текущего адреса (ТА). Устройство работает следующим образом. В режиме записи при обращении к устройству дешифратор 12 базового адреса разрешает запись кода команды, поступивплей от системы в регистр 13 начального адреса микропрограммы. Этот код преобразуетс узлом формировани адреса микрокоманды 14 в соответствующий адрес микрокоманды, хранимой в блоке 15 микропрограммной пам ти. Микрокоманда поступает на регистр 16 микрокоманд, разр ды которого используютс дл управлени операционными схемами устройства. Под управлением микропрограммы информационный блок принимаетс с системой шины через регистр 19 записи в микропроцессор 7 контроллера 1, затем по внутренней шине 3 ввода данных передаетс в блок 2 обнаружени и коррекции ошибок, где формируютс контрольные разр ды. После этого происходит запись информационного блока посредством блока 6 в накопитель 7 информации. В чтени информационный блок под управлением микропрограммы считываетс из накопител 7 и поступает через блок 8 считьшани информации в блок 2 обнаружени и коррекции ошибок, затем по внутренней шине 4 вывода данных через буферный регистр 21 в микропроцессор 17 и далее через регистр 20 чтени на системную шину. в случае обнаружени ошибок.в информационном блоке на соответствую-. щем выходе блока 2 обнаружени и коррекции ошибок по вл етс флаг КО или НКО.Через элемент ИЛИ 9 эти сигналы передаютс на вход счетчика 10 ошибок и увеличивают на единицу его содержимое. Кроме того, флаги КО и НКО поступают на соответствующие информационные входы блока 11 пам ти и записываютс по текущему адресу, хранимому в регистре 22 текущего адреса . После чтени информационного блока из накопител 7 контроллер 1 анализирует флаг восстановлени ФВ информации , поступающий на мультиплексор 18 сигналов условий с выхода счетчика 10 ошибок (критери ми ФВ помимо переполнени счетчика 10 оши- бок могут быть сигналы включени питани Ш1И сигналы таймера, задающе го периодичность восстановлени информации . Если ФВ-1, происходит вос становление информации, например, в соответствии с алгоритмом, представленным на фиг.З. Контроллер 1 считывает по текущему адресу содержимое блока 1I пам ти и производит анализ наличи и характера огаибок в информационном блоке , хранимом по этому адресу в накопителе 7. (Далее под неустойчивой . ошибкой понимаетс ошибка, возникающа при считывании информации, дл исправлени которой достаточно повторной операции считывани . Под устойчивой ошибкой понимаетс ошибка в хранимой информации, возникающа вследствие искажени данных при их записи или хранении, и исправление которой возможно путем перезаписи исходной или откорректированной информации. Дл нагл дности описани алгоритма работы корректируемой считаетс одиночна ошибка, а неконтролируемой - две и более).Fig.1 The invention relates to computing and can be used to construct devices for storing discrete information on cylindrical magnetic domains (FSC). The purpose of the invention is to increase the reliability and speed of a memory device on a CMD. Figure 1 presents the block diagram of the proposed device; Fig.2 is a block diagram of a controller; Fig. 3 is a block diagram of the algorithm for operating the device in the information recovery mode. A memory device on the CMD (Fig. 1) contains a controller 1, one inputs-outputs of which are the inputs-outputs of the device, the detection and correction unit 2, the inputs of which are connected to the controller outputs via data input buses 3, 4 and 4 , the back information block 6, the input of which is connected to the output of the controller 1, and the output to the input of the information storage 7, the output of which is connected to the input of the information reading block 8, the output of the information reading block 8 is connected to the input of the detection and correction block 2 k, OR element 9, the inputs of which are connected to the outputs of the Correctable Error Flag (co) and the Uncorrectable Error Flag (NCB) of the error detection and correction unit 2, and the output - with the counter input 10 errors, the counter output 10 errors (Restore FV Flag)) connected to one input of controller 1, memory block 11 with random sampling of information 1 1 with a capacity of 2X, where X is the number of information blocks stored in memory 7, the address inputs of memory 1 with random selection of information and the control input rezht-scrap are connected respectively About with the collector outputs 1, the information inputs are connected to the outputs of the error detection and correction unit 2, and the outputs are connected to other inputs of the monitor: 1 ler 1. The controller 1 contains the decoder 12 of the base address, the register 13 of the initial address of the micro-command, the node 14 of the address formation of the micro-command (performed, for example, on microcircuits KR1804 VU2, KR1804, VUZ), block 15 of the program memory, register 16 micro-commands (bit which are used to control the operating circuitry of the device and to form the address of the next microcommand), microprocessor 17 (e.g., computing sections K1804 BC), multiplexer 18 conditional signals, write register 19 connected to the system data bus and microprocessor input ora 17, read register 20, associated with the output of microprocessor 17 and the system data bus, buffer register 21 associated with error detection and correction block 2 and input of microprocessor 17, current address register 22 (TA). The device works as follows. In the write mode, when accessing the device, the decoder 12 of the base address allows the command code to be written, received from the system in the register 13 of the initial address of the firmware. This code is converted by the microcommand address generation unit 14 to the corresponding microcommand address stored in the microprogram memory block 15. The microinstruction enters the register of 16 microinstructions, the bits of which are used to control the operational circuits of the device. Under the control of the microprogram, the information block is received with the bus system via the write register 19 to the microprocessor 7 of the controller 1, then via the internal data input bus 3 is transmitted to the error detection and correction block 2, where the check bits are formed. After this, the information block is recorded by block 6 into the drive 7 of information. In the readout, the information unit under control of the microprogram is read from accumulator 7 and goes through block 8 to read information into block 2 for error detection and correction, then through the internal bus 4 to output data through buffer register 21 to microprocessor 17 and then through register 20 to the system bus. in case of errors in the information block on the corresponding-. The output of block 2 for detecting and correcting errors appears in the KO or NKO flag. Through the element OR 9, these signals are transmitted to the input of the counter 10 errors and its content is increased by one. In addition, the QS and NCO flags are received at the corresponding information inputs of the memory block 11 and are recorded at the current address stored in the current address register 22. After reading the information block from accumulator 7, controller 1 analyzes the recovery flag for the FV information supplied to the multiplexer 18 conditional signals from the counter output 10 errors (the criteria for the PV, in addition to the overflow of the error counter 10, can be the power-on signals of the S1I timer signals If the PV-1, the information is restored, for example, in accordance with the algorithm shown in FIG. 3. The controller 1 reads the contents of memory block 1I at the current address and analyzes the presence and nature of the information in the information block stored at this address in drive 7. (An unstable error is also understood as an error occurring when reading information, to correct which a repeated read operation is sufficient. A stable error means an error in the stored information arising due to the distortion of data during their recording or storage, and which can be corrected by overwriting the original or corrected information. For the sake of the description of the algorithm, the corrected operation is considered a single error, and uncontrollable - two or more).
Если из блока 11 пам ти считан флаг НКО-1, то из накопител 7 производитс чтение информационного блока по текущему, адресу и его анализ в блоке 2 обнаружени и коррекции ошибок на наличие ошибок. Если блок 2 обнаружени и коррекции ошибок устанавливает флаг НКО-1 (т.е. имели место по крайней мере две устойчивые ошибки), то системе вьщаетс адрес информационного блока с некорректируемой ошибкой и сообщение о необходимости перезаписи исходной информации по данному адресу. Если блок 2 .обнаружени и коррекции ошибок устанавливает флаг , то анализируетс флаг КО блока 2 обнаружени иIf the NKO-1 flag is read from the memory block 11, then the information block is read from the accumulator 7 at the current address and its analysis in the block 2 for detecting and correcting errors for errors. If the block 2 error detection and correction sets the flag NKO-1 (i.e. there are at least two stable errors), then the system will receive the address of the information block with an uncorrectable error and a message about the need to rewrite the original information at that address. If the error detection and correction unit 2 sets the flag, then the flag KO of the detection unit 2 and
флаг , то информационном блоке имела место неустойчива ошибка и операции коррекции информации по текущему адресу не требуетс .flag, then the information block was unstable error and the operation of the correction information at the current address is not required.
После восстановлени информационного блока по текущему адресу происходит восстановление информации по следующему адресу. Контроллер 1 увеличивает текущий адрес на единицу; анализирует,все ли просмотрены адреса; если да, то производит сброс счетчика ошибок и флага восстановлени ФВ; в противном случае производит считывание содержимого блока 11 пам ти по новому адресу и выполн ет его анализ; причем, если флаги НКО и КО равны нулю, то выполн етс переход к следующему адресу. Таким образом, происходит восстановление информации по N адресам.After the information block is restored to the current address, information is restored to the following address. Controller 1 increments the current address by one; analyzes whether all addresses are viewed; if it does, it resets the error counter and the PV recovery flag; otherwise, reads the contents of memory block 11 at the new address and analyzes it; moreover, if the NKO and KO flags are equal to zero, then the transition to the next address is performed. Thus, information is restored to N addresses.