SU1269124A1 - Вычислительное устройство - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и предназначено дл  использовани  в системах цифровой обработки информации и при вычислении суммы произведений. Целью изобретени   вл етс  сокращение аппаратных затрат путем уменьшени  в два раза количества сумматоров и умножителей. С этой целью устройство содержит блок синхронизации, буферный и выходной регистры. Блок синхронизации содержит-элементы задержки , элементы ИЛИ, элементы И, триггер и инвертор. Блок синхронизации обеспечивает вычисление в четных и нечетных тактах работы устройства соответственно первой и второй сумм частичных произведений и тем самым организует использование одних I и тех же аппаратных средств (сумматоров и умножителей) дл  совмещен (Л ного вычислени  различных частей выражени . 4 ил.

Description

1 1

Изобретение относитс  к вычислиельной технике и предназначено дл  спользовани  в системах цифровой бработки информации.

Цель изобретени  - уменьшение апаратных затрат за счет обеспечени  озможности вычислени  на одном суматоре и умножителе двух сумм часичных произведений.

На фиг.1 представлена структурна  схема устройства; на фиг.2 - струкурна  схема блока синхронизации; на иг. 3 и 4 - последовательность потактного вычислени  значени  у. , ... ,у, ., дл  случаев k N и k N соответственно.

Устройство содержит первый 1 и второй 2 триггеры, первый 3 и второй 4 элементы ИЛИ, группу 5 элементов ИЛИ, первую 6 и вторую 7 группы элементов И, четыре элемента И 8-11, первый 12, второй 13 и третий 14 счетчики, первый 15 и второй 16 дешифратори), регистр 17 числа коэффициентов, первый 18 и второй 19 регистры коэффициента, регистры 20 результата, умножители 21, сумматоры 22, мультиплексор 23, схему 24 сравнени , .элемент 25 задержки,третий элемент ИЛИ 26, блок 27 синхронизации , п тый элемент И 28, буферный регистр 29 и выходной регистр 30.

Устройство имеет входы 31 пуска, 32 конца массива, 33 сброса и 34 сопровождени  данных, информационную пину 35, выход 36 сопровождени  данных , выход 37 сбо  и информационные выходы 38.

Блок 27 синхронизации содержит п ть элементов 39-43 задержки, первый 44 и второй 45 элементы ИЛИ, первый 46, второй 47 и третий 48 элементы И, триггер 49, элемент НЕ 50, тактовый вход 51, вход 52 начальной установки, первый 53, второй 54, третий 55, четвертьй 56 и п тый 57 вьЕходы.

Устройство работает следующим образом.

Перед началом работы подачей сигнала на вход 33 сброса производитс  установка в исходное состо ние. При этом сигнал с входа 33 устанавливает в нулевое состо ние регистры 17-19 и счетчики 12 и 13, а пройд  через элемент ИЛИ 4, устанавливает в нулевое состо ние счетчик 14. Кроме того пройд  через элемент ИЛИ 3, сигнал

691241

сброса с входа 33 устанавливает в нулевое состо ние триггеры 1 и 2, буферный регистр 29, выходной регистр 30, все k-e регистры 20 ре5 зультата (k 2,4,...,N), через вход 52 триггер 49 блока синхронизации, а пройд  с выхода элемента ИЛИ 3 через элементы ИЛИ 5 группы, этот сигнал устан -вливает в нулевое состо 10 ние все ш-е регистры 20 результата (т 1,3,...,N-1).

Затем производитс  ввод начальных данных. При этом на вход 34 устройства поступает импульс, который проtS ходит через открытый элемент И 8

(так как триггер 1 установлен в нулевое состо ние) на счетный вход счетчика 12 и по заднему фронту устанавливает этот счетчик в состо ние, 20 равное единице. В результате на первом выходе дешифратора 15 по вл етс  единичный сигнал, который поступает на вход управлени  записью регистра 17. Б следующем такте на 25 информационную шину 35 устройства подаетс  параллельным кодом значение числа коэффициентов равное k (J i, i + 1,...,i+k-O и одновременно на вход 34 подаетс  им30 пульс, который проходит через открытый элемент И 8 на вход синхронизации регистра 17 и осуществл ет запись в этот регистр значени  числа коэффициентов (k), поступающего 35 по шине 35 устройства на информационные входы этого регистра, а по заднему фронту этого импульса счетчик 12 устанавливаетс  в состо ние, равное 2. В результате на втором вы40 ходе дешифратора 15 по вл етс  единичный сигнал, который поступает на вход управлени  записью регистра 18.

В след тащем такте на шину 35 45 устройства поступают положительные

значени  коэффициентов ,; (коэф фициенты a;.) представл ютс  в тернарной системе кодировани , т.е. принимают значени  +1, О, -1, по50 этому раз1шчают положительные значе ни  коэффициентов, когда .j +1, и отрицательные значени ,когда а;..(,.| -1). Сопровождающий эти данные импульс, подающийс  на вход 55 34, пройд  через открытый элемент И 8 и затем через элемент ИЛИ 26, поступает на вход синхронизации ре- , -гистра 18 и осуществл ет запись в

3

этот регистр положительных значений коэффициентов а,.|,.. а по заднему фронту этого импульса счетчик 12 устанавливаетс  в состо ние, равное трем. В результате на третьем вьгходе дешифратора 15 по вл етс  единичный сигнал, который поступает на вход управлени  записью регистра 19

В следующем такте по шине 35 устройства поступают отрицательные значени  коэффициентов а--,,,.; ,а сопровождающий эти значени  импульс сопровождени , подающийс  на вход 34, пройд  через открытый элемент И 8 и затем через элемент ИЛИ 26 поступает на вход синхронизации регистра 19 и осуществл ет запись в этот регистр отрицательных значений коэффициентов , а по заднему франту этого импульса счетчик 12 устанавливаетс  в состо ние, равное четырем. Если же на этапе ввода по шине 35 устройства поступают еще какие-либо данные, сопровождаемые импульсом сопровождени , то этот импульс сопровождени  проходит с входа 34 на счетный вход счетчика 12 и перебрасывает его по заднему фронту в следующее состо ние, равное п ти. В результате на четвертом выходе дешифратора 15 по вл етс  единичный сигнал, который поступает на выход 37 устройства как сигнал сбо  устройства при вводе, и процесс ввода начальных данных осуществл етс  заново.

Если начальные данные введены бе сбо , то после их ввода начинаетс  процесс решени . Осуществл етс  это следующим образом. На вход 31 устройства подаетс  сигнал Пуск, который поступает на вход установки единицы триггера 1 и перебрасывает его в единичное состо ние. В результате на инверсном выходе этого триг- гера по вл етс  нулевой сигнал, который закрыв.ает элемент И 8, заверша  тем самым процесс ввода начальных данных в устройстве, а на пр мом выходе триггера 1 по вл етс  единичный сигнал, который открывает элементы И второй группы 7, элемент И 9 и поступает на вход разрешени  сдвига регистров 18 и 19. После этого на информационную шину 35 устройства начинает поступать массив данных х ...Xjj , сопровождаемый импульсами сопровождени , поступающими на

1244

вход 34 устройства. Причем в первом такте по шине 35 поступает параллельным кодом значение первой величины X,, , которое проходит через открытые элементы И группы 7 и постпает на входы множимого всех умножителей 21, на входы множител  которых поступают значени  коэффициентов a.j. (1,0,-1) из га-х информационных выходов (т 2,4,...,N) регистров 18 и 19.

Таким образом, в первом такте пр поступлении значени  первой величины массива данных х,., на входы умножителей 21 происходит умножение этого значени  на коэфс)ициенты а и произведени  х -а поступают на входы 1-х сумматоров 22, а так как на вторую группу входов сумматоров 22 с выходов т-х регистров 20 (т 2,4,...,N) поступают нулевые значени  ввиду того, что регистры 20 предварительно устанавливаютс  в нулевое состо ние, то произведени  X,, aj проход т через сумматоры 22 без изменени  (за исключением случа , когда а -1 и в сумматоре к обратному коду произведени  х а добавл етс  в младший разр д единица , перевод ща  это произведение в дополнительный код) и поступают на информационные входы k-x регистров 20 (k 1,3,...,N-1), выходы которых подключены к информационным входам т-х регистров 20.

Поступающий на вход 34 импульс сопровождени  значени  х проходит через открытый элемент И 9 на тактовый вход 51 блока 27 синхронизации и по переднему фронту перебрасывает триггер 49 в единичное состо ние, сигнал с выхода 55 блока поступает на счетныйвход счетчика 13 и по переднему фронту перебрасывает его в состо ние, равное единице. В результате на соответствующем выходе .дешифратора 16 по вл етс  единичный сигнал, который поступает на управл ющий вход мультиплексора 23 и разрешает поступление на выход этого мультиплексора значени  произведени  X,, . а, получившегос  на выходе первого сумматора 22. Кроме того, этот единичный сигнал с выхода дешифратора 10 открывает первый элемент И группы 6.

Импульс сопровождени  значени  х проходит также с тактового входа 51 5 блока синхронизации на вход элемента 39 задержки,который осуществл ет задержку сигнала на врем  , где FMCLKC максимальна  частота, на которой работает устройство ) . После задержки на элементе 39 импульс сопровождени  через элемент ИЛИ 44 и через выход 54 блока синхронизации поступает на вход син хронизации регистров 20. По передне му фронту этого импульса в ш-й регистр 20 (т 2,4,...,N) поступает содержимое k-ro регистра 20 (k 1,3,...,N-1), а в k-й регистр 20 происходит запись произведений х„ а . С выхода элемента импульс сопровождени  значени  х „ поступает на элемент 40 задержки, который осу ществл ет его задержку на Т-С выхода элемента 40 через выход 53 блока синхронизации и через элемент ИЛИ 26 импульс сопровождени  проходит на входы синхронизации регистров 18 и 19, которые представл ют собой коль цевые регистры сдвига, причем последний N-й разр д регистров 18 и 19 соединен с входом последовательной записи этих же регистров, а так как на вход разрешени  сдвига этих регистров поступает разрешающий сигна с выхода триггера 1, то по переднему фронту этого импульса происходит сдвиг на один разр д значени  коэффициентов в этих регистрах 18 и 19, причем значение последнего коэффициента а в случае, если k N, с выхода последнего разр да перезапис ваетс  в первый разр д регистров 18 и 19. В результате во второй половине первого такта на входы множител  пе вого умножител  21 группы поступает значение коэффициента а j на входы множител  второго блока 21 - значение aj, на входы множител  третьего блока 21 - значени  а и т.д. На входах множимого всех блоков 21 сох ран етс  значение х., которое умно жаетс  на соответствующий козфс1)и- циент а , (т 2,4,...,N), а поступа  на входы сумматоров 22, новые произведени  х, а. суммируютс  с содержимым т-го регистра 20 (т 2,4,...,N), которое в данном случае будет нулевым. 244 Импульс сопровождени  значени  х,, с выхода элемента 40 поступает на вход элемента 41 задержки, осуществл ющего задержку на врем  . С выхода элемента 41 импульс сопровождени  через элемент ИЛИ 44 и выход 54 блока синхронизации поступает на вход синхронизации регистров 20. По переднему фронту этого импульса в т-й регистр 20 (га 2,4,...,N) с информационных выходов k-ro регистра 20 (k 1,3,...,N-1) записываетс  значение предыдущей промежуточной суммы произведений, в данном случае х . а, а в k-й регистр 20 с выходов сумматоров 22 записываетс  новое произведение х,, а (т 2,4,,..,N). Так, в первый регистр 20 записываетс  произведение х а , а во второй регистр 20 - произведение X,, а. Так как триггер 49 находитс  в единичном состо нии, с выхода элемента 41 задержки импульс сопровождеНИН , пройд  через открытый элемент И 47 и затем через элемент ИЛИ 45, формирует на элементе 42 задержки, элементе НЕ 50, элементе И 48 короткий импульс сброса, который после задержки на врем  С на элементе 43 задержки, пройд  с выхода 56 блока синхронизации через открытый первый элемент И группы 6 и затем через первый элемент ИЛИ группы 5, осуществл ет сброс первого регистра 20 в нулевое состо ние. На этом заканчиваетс  первый такт работы устройства. Во втором такте на устройство поступает второе значение Х2 , которое умножаетс  на соответствующий коэффициент afn, , а поступа  на входы сумматоров 22 новые произведени  X J, а , суммируютс  с произведени ми х . а,, которые с выходов т-х регистров 20 (т 2,4,...,N) поступают на вторые входы сумматоров 22. Импульс сопровождени  значени  пройд  через открытый элемент И 9 и тактовый вход 51 блока син сронизации , поступает на вход элемента 39 задержки и тактовьш вход триггера 49. По этому импульсу триггер 49 устанавливаетс  в нулевое состо ние, в результате открываетс  элемент И 46 и закрываетс  элемент И 47. 7 Импульс сопровождени ,пройд  через элемент 39 задержки, элемент ИЛИ 44 и через выход 54 блока синхронизации , поступает на вход синхронизации регистров 20. По переднему фронту этого импульса в т-й регистр 20 (т 2,4,...,N) с информационных выходов k-ro регистра 20 (k 1,3,...,N-1) записьшаетс  значение предыдущей промежуточной суммы произведений, а в k-й регистр 20 с выходов .сумматоров 22 записываетс  получивша с  сумма произведений . Так, в первый регистр 20 записываетс  Хд.а + Xj-a,, во второй регистр 20-0, в третий X ,а + X -а , в четвертый - х а и т.д. Одновременно с выхода элемента 3 задержки импульс сопровождени  значени  х , пройд  через открытый элемент И 46 и элемент ИЛИ 45, формирует на элементах 42, 50 и 48 короткий импульс сброса, который, про д  через элемент 43 задержки, с выхода 56 блока синхронизации поступа ет через открытый первый элемент И группы 6 и через первый элемент ИЛИ группы 5 на вход сброса первого регистра 20. С выхода элемента 39 задержки им пульс сопровождени  поступает на вход элемента 40 задержки, с выхода которого через выход 53 блока синхронизации и через элемент ИЛИ 26 этот импульс проходит на входы синхронизации регистров 18 и 19 и по переднему фронту этого импульса про исходит сдвиг на один разр д значени  коэффициентов в этих регистрах причем значение последнего коэффициента ai.j в случае если , с выхода последнего разр да перезаписываетс  в первый разр д регистров 18 и 19. В результате во второй по ловине первого такта на входы множител  умножител  21 группы поступает значение коэффициентов а, на входы множител  второго блока 21 значение а,и т.д. На входах множи мого всех,блоков 21 сохран етс  зн чение х- , которое умножаетс  на соответствующий коэффициент (т 2,4,...,N), а поступа  на вхо ды сумматора 22, новые произведени X2, а суммируютс  с содержимым т-го регистра 20. 48 Импульс сопровождени  значени  х, с выхода элемента 40, прогЧд  элемент 41 задержки, элемент 44,с выхода 54 блока синхронизации поступает на вход синхронизации регистров 20. По переднему фронту этого импульса в т-й регистр 20 (,4,...,N) записываетс  содержимое k-ro регистра 20 ( k 1,3,...,N-1), а в k-й регистрзначение промежуточной суммы произведений с выходов сумматоров 22. На этом заканчиваетс  второй цикл работы устройства. Дальнейщие операции над поступающими значени ми величин массива X,,-,...,Xj, производитс  аналогично описанному, последовательность потактного вычислени  значени  у. . .у. дл  случа  представлена на фиг.З, а дл  случа  k N -на фиг. 4. Причем в начале каждого нечетного цикла по переднему фронту импульса, поступающего с выхода 55 блока синхронизации на счетный вход счетчика 13, содержимое этого счетчика увеличиваетс  на единицу, а на соответствующем выходе дешифратора 16 по вл етс  единичный сигнал, который открывает один из элементов И группы 6 и, поступа  на управл ющий вход мультиплексора 23, обеспечива:ет подключение к выходу последнего выходов соответствующего сумматора 22 группы. Сдвиг регистров 18 и 19 по переднему фронту импульса, поступающего с выхода 53 блока синхронизации через элемент ИЛИ 26, происходит между двум  подциклами каждого цикла. Сброс j-ro регистра 20 происх одит в конце каждого второго подцикла нечетного цикла и в конце каждого первого подцикла четного цикла по импульсу сброса, поступающему с выхода 56 блока синхронизации через открытый j-й элемент И группы 6 и j-й элемент ИЛИ группы 5 на вход сброса j-ro регистра 20. В течение первых (k-1) тактов никаких значений на выходы устройства не выдаетс , так как на входы синхронизации буферного регистра 29 и выходного регистра 30 через закрытые элементы И 28 и 10 не проход т импульсы записи, и содержимое этих регистров 29 и 30 будет нулевым. Таким образом, в первых (k-1) тактах производитс  загрузка устройства , и лишь в k-м такте значение счетчика 14, подсчитывающего ко;шчество импульсов сопровождени , поступающих с выхода элемента И 9 через элемент Н 11, совпадает со значением числа коэффициентов, записанных в регистр 17, и в результате на выходе блока 24 сравнени  по вл етс  единичный сигнал,который перебрасывает триггер 2 в единичное состо ние, а задержива сь на такт на элементе 25 задержки, проходит через элемент ИЛИ 4 и сбрасывает счетчик 14 в нулевое состо ние. В результате триггер 2 зак рывает элемент И 11 и открывает элементы И 28 и 10, разреша  прохождение импульсов через элементы И 28 и 10 на входы синхронизации соответственно буферного регистра 29 и выходного регистра 30.

Запись в буферный регистр 29 происходит в конце первого подцикла каждого четного такта и в конце второго подцикла каждого нечетного такта по переднему фронту импульса, поступающего с п того выхода 57 блока синхронизации через открытый элемент И 28 на вход синхронизации буферного регистра 29.

Запись в выходной регистр 30 происходит импульсом сопровождени  с выхода элемента И 9 через открытый элемент И 10 на вход синхронизации выходного регистра 30.

В результате в начале (k+1)-ro цикла с выходов выходного .регистра 30 на выходы 38 устройства поступа кн ет значение у

11

+ ... + , а с выхода элемента И 10 на выход 36 устройства поступает импульс сопровождени  вьпшсВ следующем

ленноГо значени  у

такте на вькрд 38 устройства поступает значение у,,, и т.д.

После того, как по шине 35 устройства пройдет последнее значение массива переменных Xj, ,на вход 32 поступает сигнал конца массива,, который проходит через элемент ШШ 3 и сбрасывает в нулевое состо ние триггеры 1 и 2, регистры 20, буферный регистр 29, выходной регистр 30, устанавливает в нулевое состо ние через вход 52 триггер 49 блока синхронизации, заканчива  тем самым процесс вычислений в устройстве.

Таким образом, предлагаемое устройство позволит в сравнении с известным за счет обеспечени  возможности вычислени  на одном сумматоре и умножителе двух сумм частичных произведений при сохранении функциональных возможностей уменьшить количество сумматоров и умножителей два раза, сократив общие затраты оборудовани  на 30%.

Claims (1)

1. Формула изобретени 

   Вычислительное устройство, содержащее два триггера, два элемента ИЛИ, группу элементов ИЛИ, две группы элементов И, четыре элемента И, три счетчика, два дешифратора регистр числа коэффициентов, два регистра коэффициента, N регистров результата, где N - разр дность коэфициентов , четное число N/2 умножителей , N/2 сумматоров, мультиплексор , схему сравнени  и элемент задержки , причем вход, установки в нол первого триггера соединен с выходом первого элемента ИЛИ, а инверсный выход первого триггера подключен к первому входу первого элемента И, выход которого соединен со счетным входом первого счетчика, пр мые выходы разр дов которого соединены с соответствующими информационными входами первого дешифратора, первый выход которого соединен с входом управлени  записью регистра числа коэффициентов, второй и третий выходы первого дешифратора соединены соответственно с входами управлени  записью первого и второго регистров коэффициента, вькод k-ro разр да первого регистра коэффициента (k 2,4,.,.,N) подключен к входу положительного значени  множители,, соответственно 1-го умножител  (1 1,2,...,N/2), вьгкодь которого соединед1ы с соответствующими входами первого слагаемого 1-го сумматора, выходы суммы которого подключены к соответствующим информационным входам г-го регистра результата (г 1,3,...,N-1) выход k-ro разр да второго регистра коэффициента соединен с входом отрицательного значени  множител  1-го умножител  и с входом переноса Ъ-го сумматора, выходы суммы которого соединены с со111

   ответствующими информационными входами 1-й группы мультиплексора, адресные входы которого подключены к соответствующим выходам второго дешифратора , информационные входы которого подключены к соответствз щим пр мым выходам разр дов второго счетчика, 1-й выход второго дешифратора соединен с первым входом 1-го элемента И первой группы, выход которого соединен с первым входом 1-го элемента ИЛИ группы, вьпсод которого соединен с входом сброса г-го регистра результата, выход второго элемента И соединен с первыми входами третьего и четвертого элементов И, выход четвертого элемента И соединен со счетным входом третьего счетчика, пр мые выходы разр дов которого подключены к первой группе информационных входов схемы сравнени , втора  группы информационных входов которой соединена с соответствующими выходами регистра числа коэффициентов, выход Равно схемы сравнени  подключен к входу установки в единицу . второго триггера и к входу элемента задержки, выход которого подключен к Первому входу второго элемента ИЛИ выход которого соединен с входом сброса третьего счетчика, пр мой выход первого триггера соединен с входами управлени  сдвигом первого и второго регистров коэффициента, с первым входом второго элемента Ни с первыми входами элементов И второй группы, выходы которых соединены с соответствующими входами множимого умножителей, выход первого элемента ИЛИ подключен к вторым входам элементов ИЛИ группы и к входу установки в ноль второго триггера, пр мой выход которого соединен с вторым входом третьего элемента И, выход первого элемента И соединен с входом синхронизации регистра числа коэффициентов , инверсный выход второго триггера соединен с вторым входом четвертого элемента И, вход установк в единицу первого триггера соединен с входом пуска устройства, первый вход первого элемента ИЛИ подключен к входу признака конца массива устройства , вход сброса которого соединен с вторыми входами первого и BTOрого элементов ИЛИ, с входами сброса первого и второго счетчиков, регистра числа коэффициентов, первого

   12412

   и второго регистров коэффициента, вторые входы первого и второго элементов И подключены к входу сопровождени  данных устройства,информационный вход которого соединен с информационными входами регистра числа коэффициентов, первого и второго регистров коэффициента и вторыми входами элементов И второйгруппы , выход третьего элемента И подключен к выходу сопровождени  данны устройства, четвертый выход первого дешифратора соединен с выходом признака сбо  устройства, отличающеес  тем, что, с целью снижени  аппаратных затрат за счет обеспечени  возможности вычислени  двух сумм частичных произведений на одно сумматоре и змножителе, устройство содержит третий элемент ИЛИ, блок синхронизации, п тый элемент И, буферный регистр и выходной регистр, причем выход первого элемента И соединен с первым входом третьего элемента ИЛИ, выход которого подключен к входам синхронизации первого и втрого регистров коэффициента, выход второго элемента И подключен к тактвому входу блока синхронизации, первый выход которого подключен к второму входу третьего элемента ИЛИ, второй выход блока синхронизации соединен с входами синхронизации регистров результата, выход первого элемента ИЛИ подключен к входу начальной установки блока синхронизации , к входам сброса k-x регистров результата и к входам сброса буферного и выходного регистров, третий блока синхронизации соединен со счетным входом второго счетчика, четвертый выход блока синхронизации соединен с вторыми входами элемен . тов И первой группы, а п тый выход с первым входом п того элемента-И, выход которого подключен к входу синхронизации буферного регистра , пр мой выход второго триггера соединен с вторым входом п того элемента И, выход третьего элемента И соединен с входом синхронизации выходного регистра, информационные входы которого подключены к соответствующем выходам буферного регистра, информационные которого соединены с соответствующими выходами мультиплексора, входы второго слагаемого 1-го сумматора под- , 3 ключе1п,1 к соответствующим выходам k-ro регистра результата, ннформационные входы которого соединены с соответствующими выходами (k-l)-ro 126912А14 регисггра результата, выходы выходнего регистра подключены к соответствующим информационным выходам устройства .

   Г

   i

   « vi