SU1236550A1 - Buffer storage - Google Patents
Buffer storage Download PDFInfo
- Publication number
- SU1236550A1 SU1236550A1 SU843833850A SU3833850A SU1236550A1 SU 1236550 A1 SU1236550 A1 SU 1236550A1 SU 843833850 A SU843833850 A SU 843833850A SU 3833850 A SU3833850 A SU 3833850A SU 1236550 A1 SU1236550 A1 SU 1236550A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- outputs
- counter
- information
- address
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в качестве буферного запоминающего устройства в системах сбора и регистрации измерительной информации. Целью изобретени вл етс повышение надежности устройства. Устройство содержит мультиплексоры, блоки контрол , накопители, сумматоры по модулю два, блок управлени , счетчик адреса, блок индикации, триггер, счетчик,переключа- тели. В случае если блоки контрол одновременно фиксируют ошибки в словах, считанных из обоих накопителей, по окончании цикла чтени происходит смещение по адресам неисправных чеек накопителей так, что в посдедующей работе не будет происходить одновременна запись и чтение из этих чеек пам ти. 3 ил. 1чЭ ее О5 сл слThe invention relates to computing and can be used as a buffer storage device in systems for collecting and recording measurement information. The aim of the invention is to increase the reliability of the device. The device contains multiplexers, control units, accumulators, modulo-two adders, a control unit, an address counter, an indication unit, a trigger, a counter, and switches. If the control units simultaneously record errors in the words read from both drives, at the end of the reading cycle, the addresses of the faulty drive cells are shifted so that subsequent work will not simultaneously write and read from these memory cells. 3 il. 1chE its O5 cl
Description
Изобретение относитс к вычислительной технике и может быть использовано в качестве буферного запоминающего устройства в системах сбора и регистрации измерительной информации.The invention relates to computing and can be used as a buffer storage device in systems for collecting and recording measurement information.
Цель изобретени - повь шение надежности устройства.The purpose of the invention is to increase the reliability of the device.
На фиг. 1 представлена структурна схема буферного запоминающего устройства; на фиг. 2 - техническа реализаци блока управлени ; на фиг. 3 - техническа реализаци блока индикации.FIG. 1 shows a block diagram of a buffer storage device; in fig. 2 - technical implementation of the control unit; in fig. 3 - technical implementation of the display unit.
Буферное запоминающее устройство содержит мультиплексоры 1|, b.-.U, первый 2 и второй 3 блоки контрол , первый 4 и второй 5 накопители, сумматоры 6i, 62...64 по модулю два, блок 7 уг1равлени , счетчик 8 адреса, блок 9 индикации,триггер 10, счетчик 11, переключатели 12i, 122..., 12t, информационные 13, управл ющий 14, установочный 15 входы устройства, информационныеThe buffer memory device contains multiplexers 1 |, b .-. U, first 2 and second 3 control units, first 4 and second 5 drives, adders 6i, 62 ... 64 modulo two, correction unit 7, address counter 8, unit 9 indications, trigger 10, counter 11, switches 12i, 122 ..., 12t, information 13, control 14, installation 15 device inputs, information
тупает на вход элемента НЕ 18, разрешает прохождение синхроимпульса через элемент И-НЕ 19 на управл ющие входы накопителей 4 и 5. В последние записываютс данные с информационных входов 13 устройства . В накопитель 4 данные записываютс в чейку с адресом, формируемым счетчиком 8 адреса, а в накопитель 5 - в чейку с адресом, формируемым сумматорами 6 по модулю два. Последние осуществл ют поразр дное суммирование по модулю два кодов с выходов счетчика 8 адреса и счетчика 11.stumbles on the input of the element NOT 18, permits the passage of a sync pulse through the element NAND 19 to the control inputs of the drives 4 and 5. The latter record data from the information inputs 13 of the device. In drive 4, data is recorded in a cell with an address generated by address counter 8, and in drive 5 in a cell with an address generated by adders 6 modulo two. The latter carry out bitwise modulo summation of two codes from the outputs of the counter 8 of the address and the counter 11.
Поскольку при начальной установке устройства в счетчик 11 записан код 00...00, то адреса чеек пам ти накопителей 4 и 5, в ко- торые записываютс данные, совпадают. По заднему фронту синхроимпульса происходит модификаци счетчика 8 адреса, к его содержимому добавл етс единица. Запись последующих информационных посылок в буфер10Since the initial installation of the device in counter 11 recorded the code 00 ... 00, the addresses of the memory cells of drives 4 and 5, in which the data is written, coincide. On the falling edge of the sync pulse, the address counter 8 is modified, a unit is added to its contents. Record subsequent information packages to buffer10
16 и управл ющий 17 выходы устройства 20 ное запоминающее устройство осуществл ет (п-число информационных выходов накопителей 4 и 5, k - число адресных входов накопителей 4 и 5) (фиг. 1).16 and the control 17 outputs of the device 20 the storage device performs (n is the number of information outputs of the accumulators 4 and 5, k is the number of address inputs of the accumulators 4 and 5) (Fig. 1).
Блок 7 управлени содержит элемент НЕ 18, элемент И-НЕ 19, элементы И 20 и 21 и триггер 22 {фиг. 2).The control unit 7 contains the element NOT 18, the element AND-NOT 19, the elements 20 and 21 and the trigger 22 {FIG. 2).
Блок 9 индикации содержит элементы НЕ 23, 232,...,23 и 24, светодиоды 25i, 252..., 25k и 26, резисторы 27i, 272.., 27 и 28 и шину 29 питани (фиг. 3).The display unit 9 contains HE elements 23, 232, ..., 23 and 24, LEDs 25i, 252 ..., 25k and 26, resistors 27i, 272 .., 27 and 28, and power supply bus 29 (Fig. 3).
Устройство работает следующим образом .The device works as follows.
Перед началом работы устройства переключатели 12 устанавливаютс в выключенное состо ние (фиг. 1). При этом на информационные входы счетчика 11 подаетс код 00..00 с выходов переключателей. Затем на установочный вход 15 устройства подаетс сигнал логического «О, которь й приводит в исходное состо ние блок 7 управлени , обнул ет счетчик 8 адреса и триггер 10 записывает исходную кодовую комбис аналогично. После заполнени накопителей 4 и 5 информационными посылками на выходе старшего разр да счетчика 8 адреса устанавливаетс сигнал логической «1, который поступает на управл ющий выход 25 17 устройства и задает режим чтени данных из буферного запоминающего устройства .Before the operation of the device, the switches 12 are set to the off state (Fig. 1). In this case, the information inputs of the counter 11 are supplied with the code 00..00 from the switch outputs. Then, to the installation input 15 of the device, a logical "O" signal is applied, which the control unit 7 returns to its initial state, zeroes the address counter 8, and the trigger 10 records the original code combination similarly. After filling the accumulators 4 and 5 with information packages, the output of the high bit of the counter 8 of the address is set to a logical signal "1, which goes to the control output 25 17 of the device and sets the data reading mode from the buffer storage device.
Чтение данных в устройстве осуществл етс следующим образом.Data reading in the device is as follows.
Сигнал логической «1 с выхода старще- го разр да счетчика 8 адреса вызывает по вление на выходе элемента И-НЕ 19 блока 7 управлени сигнала логической «1, поступающего на управл ющие входы накопителей 4 и 5. Этот сигнал задает режим чтени данных из накопителей 4 и 5. На выходе элемента И 21 формируетс сигнал логической «1. С входа установки в нулевое состо ние триггера 22 снимаетс сигнал логического «О, удерживавший его в нулевом состо нии в течение цикла записи дан30A logical signal "1 from the output of the most significant bit of the counter 8 of the address causes the appearance at the output of the element IS-NOT 19 of the block 7 of the control signal of the logical" 1 fed to the control inputs of drives 4 and 5. This signal sets the reading mode for data from drives 4 and 5. At the output of the element 21, a logical signal "1. From the input to the zero state of the trigger 22, a logical signal "O that kept it in the zero state during the recording cycle is given 30
3535
нацию с выходов переключателей 12 в счет- 40 ных в устройство. Из накопителей 4 и 5 чичик II. В блоке 7 управлени сигнал логического «О поступает на вход элемента И 21. На выходе последнего формируетс сигнал логического «О, который подаетс на вход установки в нулевое состо ние триггера 22 и обнул ет его. На инверсном выходе триггера 22 устанавливаетс сигнал логической «1. На управл ющий выход 17 устройства с выхода старшего разр да счетчика 8 адреса поступает сигнал логического «О, задающий режим записи данных в буферное запоминающее устройство .nation from the outputs of switches 12 in the counting device. From drives 4 and 5 chichik II. In the control block 7, the logical "O" signal is fed to the input of the element 21. At the output of the latter, a logical signal "O" is generated, which is fed to the input of the installation in the zero state of the trigger 22 and zeroed it. At the inverse output of the trigger 22, a logical signal "1. The control output 17 of the device from the high-order output of the address counter 8 receives a logical signal "O", which sets the mode for writing data to the buffer memory.
Запись данных в устройстве осуществл етс следующим образом.Data is recorded in the device as follows.
На информационные входы 13 устройстваOn the information inputs 13 devices
4545
5050
таютс данные из чеек адресами, формируемыми счетчиком 8 адреса и сумматорами 6 по модулю два соответственно. Пока счетчик 11 обнулен, эти адреса совпадают. Считанные из накопителей 4 и 5 данные подаютс соответственно на первые и вторые информационные входы мультиплексоров 1. Если данные из накопител 4 считываютс без ошибки, то на выходе блока 2 контрол формируетс сигнал логического «О, который поступает через блок 7 управлени на адресные входы мультиплексоров 1|, Ь,.., In и обеспечивает подключение информационных выходов накопител 4 к информационным выходам 16 устройства.The data from the cells is accumulated by the addresses formed by the address counter 8 and the modulators 6 modulo two, respectively. While counter 11 is reset, these addresses are the same. The data read out from accumulators 4 and 5 are respectively fed to the first and second information inputs of multiplexers 1. If the data from accumulator 4 is read without error, then a logical "O signal is generated at the output of control unit 2 through control block 7 to address inputs of multiplexers 1 |, B, .., In and provides the connection of the information outputs of the storage device 4 to the information outputs 16 of the device.
Если блок 2 контрол фиксирует ошибку вIf block 2 control fixes an error in
подаетс информационна посылка, а на уп- 55 слове, считанном из накопител 4, то мульравл ющий вход 14 устройства - синхроимпульс . Сигнал логического «О с выхода старшего разр да счетчика 8 адреса постиплексоры li, 12,...,In подключают к информационным выходам 16 устройства информационные выходы накопител 5. С прихоan information parcel is sent, and on the word 55 read from accumulator 4, the multi-input 14 of the device is a sync pulse. The logical signal “About from the high-order output of the counter 8 address by the ppisplexer li, 12, ..., In connects to the information outputs 16 of the device the information outputs of the accumulator 5. From
тупает на вход элемента НЕ 18, разрешает прохождение синхроимпульса через элемент И-НЕ 19 на управл ющие входы накопителей 4 и 5. В последние записываютс данные с информационных входов 13 устройства . В накопитель 4 данные записываютс в чейку с адресом, формируемым счетчиком 8 адреса, а в накопитель 5 - в чейку с адресом, формируемым сумматорами 6 по модулю два. Последние осуществл ют поразр дное суммирование по модулю два кодов с выходов счетчика 8 адреса и счетчика 11.stumbles on the input of the element NOT 18, permits the passage of a sync pulse through the element NAND 19 to the control inputs of the drives 4 and 5. The latter record data from the information inputs 13 of the device. In drive 4, data is recorded in a cell with an address generated by address counter 8, and in drive 5 in a cell with an address generated by adders 6 modulo two. The latter carry out bitwise modulo summation of two codes from the outputs of the counter 8 of the address and the counter 11.
Поскольку при начальной установке устройства в счетчик 11 записан код 00...00, то адреса чеек пам ти накопителей 4 и 5, в ко- торые записываютс данные, совпадают. По заднему фронту синхроимпульса происходит модификаци счетчика 8 адреса, к его содержимому добавл етс единица. Запись последующих информационных посылок в буферSince the initial installation of the device in counter 11 recorded the code 00 ... 00, the addresses of the memory cells of drives 4 and 5, in which the data is written, coincide. On the falling edge of the sync pulse, the address counter 8 is modified, a unit is added to its contents. Record subsequent information packages to the buffer
ное запоминающее устройство осуществл етс аналогично. После заполнени накопителей 4 и 5 информационными посылками на выходе старшего разр да счетчика 8 адреса устанавливаетс сигнал логической «1, который поступает на управл ющий выход 17 устройства и задает режим чтени данных из буферного запоминающего устройства .The storage device is similar. After the accumulators 4 and 5 are filled with information packages, the output of the high bit of the address counter 8 is set to a logical signal "1, which is fed to the control output 17 of the device and sets the data reading mode from the buffer storage device.
Чтение данных в устройстве осуществл етс следующим образом.Data reading in the device is as follows.
Сигнал логической «1 с выхода старще- го разр да счетчика 8 адреса вызывает по вление на выходе элемента И-НЕ 19 блока 7 управлени сигнала логической «1, поступающего на управл ющие входы накопителей 4 и 5. Этот сигнал задает режим чтени данных из накопителей 4 и 5. На выходе элемента И 21 формируетс сигнал логической «1. С входа установки в нулевое состо ние триггера 22 снимаетс сигнал логического «О, удерживавший его в нулевом состо нии в течение цикла записи данA logical signal "1 from the output of the most significant bit of the counter 8 of the address causes the appearance at the output of the element IS-NOT 19 of the block 7 of the control signal of the logical" 1 fed to the control inputs of drives 4 and 5. This signal sets the reading mode for data from drives 4 and 5. At the output of the element 21, a logical signal "1. From the input to the zero state of the trigger 22, a logical signal "O that kept it in the zero state during the recording cycle is given
5five
00
таютс данные из чеек адресами, формируемыми счетчиком 8 адреса и сумматорами 6 по модулю два соответственно. Пока счетчик 11 обнулен, эти адреса совпадают. Считанные из накопителей 4 и 5 данные подаютс соответственно на первые и вторые информационные входы мультиплексоров 1. Если данные из накопител 4 считываютс без ошибки, то на выходе блока 2 контрол формируетс сигнал логического «О, который поступает через блок 7 управлени на адресные входы мультиплексоров 1|, Ь,.., In и обеспечивает подключение информационных выходов накопител 4 к информационным выходам 16 устройства.The data from the cells is accumulated by the addresses formed by the address counter 8 and the modulators 6 modulo two, respectively. While counter 11 is reset, these addresses are the same. The data read out from accumulators 4 and 5 are respectively fed to the first and second information inputs of multiplexers 1. If the data from accumulator 4 is read without error, then a logical "O signal is generated at the output of control unit 2 through control block 7 to address inputs of multiplexers 1 |, B, .., In and provides the connection of the information outputs of the storage device 4 to the information outputs 16 of the device.
Если блок 2 контрол фиксирует ошибку вIf block 2 control fixes an error in
слове, считанном из накопител 4, то мультиплексоры li, 12,...,In подключают к информационным выходам 16 устройства информационные выходы накопител 5. С прихоa word read from accumulator 4, multiplexers li, 12, ..., In connect to information outputs 16 of the device information outputs of accumulator 5. From the
дом синхроимпульса на управл ющий вход 14 устройства происходит считывание данных с информационных выходов 16 устройства. По задне.му фронту синхроимпульса происходит модификаци счетчика 8 адреса, его содержимое увеличиваетс на единицу. Кроме этого, синхроимпульс поступает на первый вход элемента И 20 блока 7 управлени . На второй и третий входы элемента И 20 поступают сигналы с выходов блоков 2 и 3 конт- рол .The sync pulse house to the device control input 14 reads data from the device information outputs 16. On the back of the clock edge, the address counter 8 is modified, its content is increased by one. In addition, the sync pulse arrives at the first input of the element AND 20 of the control unit 7. The second and third inputs of the element 20 receive signals from the outputs of blocks 2 and 3 of the control.
Если блоки 2 и 3 контрол одновременно зафиксируют ошибки в словах, считанных из накопителей 4 и 5, то сигналы логической «1 с нх выходов разрешают прохождение синхроимпульса через элемент И 20 на вход синхронизации триггера 22, на информационный вход которого подаетс сигнал логической «1. Триггер 22 устанавливаетс в единичное состо ние и фикси- рует одновременную неисправность одноименных чеек пам ти накопителей 4 и 5. Последующее чтение данных из устройства осуществл етс аналогичным образом. После считывани последнего слова из накопителей 4 и 5 на выходе старшего разр да счет- чика 8 адреса устанавливаетс сигнал логического «О, вновь задающий режим записи данных в устройство. Этот сигнал вызывает по вление на выходе элемента И 21 блока 7 управлени сигнала логического «О, который обнул ет триггер 22. Если в про- цессе чтени данных триггер 22 установлен в единичное состо ние, т.е. одновременно обнаруживаютс ошибки в словах, считанных из накопителей 4 и 5, то на инверсном выходе триггера 22 формируетс перепад из «О в «1, который поступает на счетный вход счетчика 11 и увеличивает его содержимое на единицу. При этом происходит изменение последовательности адресов чеек накопител 5, по которым в дальнейшем происходит запись и чтение дан- ных. Этим достигаетс разнесение в адресном пространстве отказавших чеек пам ти накопителей 4 и 5, в которых в предыдущем цикле чтени одновременно зафиксированы ошибки блоками 2 и 3 контрол и в результате чего искаженные дан- ные выдаютс приемнику информации. Код с выходов счетчика 11 выводитс на свето- диоды 25|, 252,..,25«, блока 9 индикации.If blocks 2 and 3 of the control simultaneously detect errors in words read from drives 4 and 5, then the logical "1 with nx outputs" signals allow the clock to pass through the AND 20 element to the synchronization input of the trigger 22, to the information input of which a logical "1" signal is applied. The trigger 22 is set to one and detects the simultaneous malfunction of the same memory cells of the drives 4 and 5. The subsequent reading of data from the device is carried out in the same way. After reading the last word from the accumulators 4 and 5, at the output of the high bit of the address counter 8, a logical signal "O" is set, which again sets the mode for writing data to the device. This signal causes the appearance at the output of the element 21 of the signal control block 7 of the logical o, which zeroes the trigger 22. If, in the process of reading the data, the trigger 22 is set to one, i.e. at the same time, errors are detected in the words read from drives 4 and 5, then on the inverse output of the trigger 22 a difference from "O to" 1 is formed, which is fed to the counting input of the counter 11 and increases its content by one. In this case, the sequence of addresses of the accumulator 5 cells changes, along which data is subsequently recorded and read. This achieves spacing in the address space of the failed memory cells of drives 4 and 5, in which errors in blocks 2 and 3 of the control unit were simultaneously recorded in the previous reading cycle and, as a result, the corrupted data are output to the information receiver. The code from the outputs of the counter 11 is output to the LEDs 25 |, 252, .., 25 "of the display unit 9.
В цикле записи накопители 4 и 5 заполн In the write cycle drives 4 and 5 filled
ютс одинаковыми информационными посылками . Накопитель 4 вл етс основным в буферном запоминающем устройстве, а накопитель 5 - резервным. При чтении данных информаци считываетс в приемник с накопител 4, если блок 2 контрол не фик- сирует ошибки в выходном слове накопител 4, или с накопител 5, если блок 2 контрол зафиксировал ошибку в выходно.м слове накопител 4. Если блоки 2 и 3 контрол одновременно фиксируют ошибки в словах , считанных из накопителей 4 и 5, то по окончании цикла чтени происходит смещение по адресам неисправных чеек накопителей 4 и 5 так, что в последующей работе не происходит одновременна запись и чтение из этих чеек пам ти. Счетчик 11 может производить коррекцию адреса накопител 5 () раз (к - число адресных входов накопител 5), после чего на его выходе переполнени формируетс импульс, который производит установку в единичное состо ние триггера 10. В блоке 9 индикации после этого светитс светодиод 26, свидетельству о неработоспособности устройства и необходимости его ремонта. Переключатели 12 необходимы дл того, чтобы при включении устройства заносить в счетчик 11 код коррекции , который сформируетс в нем в конце предыдущего сеанса работы устройства.same information packages. The drive 4 is the main one in the buffer storage device, and the drive 5 is reserved. When reading data, information is read into the receiver from accumulator 4, if control unit 2 does not fix errors in the output word of accumulator 4, or from accumulator 5, if control unit 2 detects an error in the output word of accumulator 4. If blocks 2 and 3 the control simultaneously fixes errors in the words read from drives 4 and 5, then at the end of the reading cycle, the addresses of the faulty cells of drives 4 and 5 are shifted so that subsequent work does not simultaneously write and read from these memory cells. Counter 11 can correct the accumulator's address 5 () times (k is the number of address inputs of accumulator 5), after which a pulse is generated at its overflow output, which sets the trigger state to one. Then LED 26 lights up, certificate of device failure and the need to repair it. The switches 12 are necessary in order to turn the correction code into counter 11 when the device is turned on, which will be generated at the end of the previous device operation session.
0 5 0 5 0 5 0 5
5five
00
5 five
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU843833850A SU1236550A1 (en) | 1984-12-30 | 1984-12-30 | Buffer storage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU843833850A SU1236550A1 (en) | 1984-12-30 | 1984-12-30 | Buffer storage |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1236550A1 true SU1236550A1 (en) | 1986-06-07 |
Family
ID=21154803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU843833850A SU1236550A1 (en) | 1984-12-30 | 1984-12-30 | Buffer storage |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1236550A1 (en) |
-
1984
- 1984-12-30 SU SU843833850A patent/SU1236550A1/en active
Non-Patent Citations (1)
| Title |
|---|
| Авторское свидетельство СССР № 809345, кл. G II С 9/00, 1981. Авторское свидетельство СССР № 1120407, кл. G 11 С 9/00, 1984. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU1236550A1 (en) | Buffer storage | |
| SU1075312A1 (en) | Storage with error correction | |
| SU1128294A1 (en) | Storage with error correction | |
| SU1164791A1 (en) | Storage with error detection | |
| SU1603440A1 (en) | Storage with error detection and correction | |
| SU1483494A2 (en) | Memory with error detection | |
| SU1336120A1 (en) | Device for checkingcode bundled conductors of read-only memory unit | |
| SU1547035A1 (en) | Memory unit | |
| SU1070608A1 (en) | Redundant storage | |
| SU1522293A1 (en) | Dynamic storage with error correction | |
| SU1288759A1 (en) | Storage | |
| SU1137540A2 (en) | Memory device having single-error correction capability | |
| SU1251188A1 (en) | Storage with self-checking | |
| SU1065888A1 (en) | Buffer storage | |
| SU1569905A1 (en) | Memory device with self-diagnosis | |
| SU1425790A1 (en) | Storage with error detection | |
| SU1161990A1 (en) | Storage with error correction | |
| SU1536446A1 (en) | Memory device with check | |
| SU368647A1 (en) | MEMORY DEVICE | |
| SU1133625A1 (en) | Dynamic storage with error correction | |
| SU1203600A1 (en) | Storage with self-check | |
| SU824319A1 (en) | Self-checking storage | |
| SU1317487A1 (en) | Storage with error correction in failed bits | |
| SU951399A1 (en) | Device for recording data to memory device | |
| SU1203364A1 (en) | On-line storage with data correction |