SU1233155A1 - Microprogram control device with check - Google Patents
Microprogram control device with check Download PDFInfo
- Publication number
- SU1233155A1 SU1233155A1 SU843720859A SU3720859A SU1233155A1 SU 1233155 A1 SU1233155 A1 SU 1233155A1 SU 843720859 A SU843720859 A SU 843720859A SU 3720859 A SU3720859 A SU 3720859A SU 1233155 A1 SU1233155 A1 SU 1233155A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- address
- group
- inputs
- Prior art date
Links
- 230000007704 transition Effects 0.000 claims abstract description 80
- 238000012986 modification Methods 0.000 claims abstract description 30
- 230000004048 modification Effects 0.000 claims abstract description 30
- 238000012545 processing Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 2
- 101100096985 Mus musculus Strc gene Proteins 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и может быть использовано при контроле процессоров. Цель изобретени - повышение достоверности контрол . Устройство содержит блок модификации адреса , выполненный на микропроцессоре, два коммутатора, сумматор, триггер, группу элементов И, блок синхронизации , две схемы сравнени . Это позвол ет повысить достоверность функционировани путем организации контрол правильности реализации пе- реходов при выполнении микрокоманд безусловных переходов за счет использовани свободного пол управлени логикой признаков в формате считываемых микрокоманд. 5 ил.The invention relates to automation and computing and can be used to control processors. The purpose of the invention is to increase the reliability of the control. The device contains an address modification unit executed on a microprocessor, two switches, an adder, a trigger, a group of elements AND, a synchronization unit, two comparison circuits. This makes it possible to increase the reliability of operation by organizing control over the correctness of the implementation of transitions when executing microcommands of unconditional transitions by using the free field of control of the logic of signs in the format of readable microcommands. 5 il.
Description
1one
Изобретение относитс к вычислительной технике и может быть исполь- зовацо при проектировании самоконтро- лнруемых микропроцессоров.The invention relates to computing and can be used in the design of self-controlled microprocessors.
Цель изобретени - повышение достоверности контрол .The purpose of the invention is to increase the reliability of the control.
Сущность изобретени заключаетс в повышении достоверности функционировани путем организации контрол правильности реализации переходов при выполнении микрокоманд безусловных переходов за счет использовани свободного ПОЛЯ управлени логикой признаков в формате считьшаемых микрокоманд .The essence of the invention is to increase the reliability of the operation by organizing the control of the correctness of the implementation of transitions when executing microinstructions of unconditional transitions by using a free FIELD to control the logic of features in the format of matched microcommands.
. Устройство функционирует следующим образом.. The device operates as follows.
Блок модификации адреса, выполненный на микропроцессоре, производит управление формированием адресов микрокоманд , считываемых из блока пам ти микрокоманд, а также обработку признаков, поступающих от центрального процессорного элемента. По сформи рованному адресу микрокоманды из бло ка пам ти микрокоманд происходит ее считывание. Считанна , микрокоманда записываетс в регистр микрокоманд. Информаци с выхода этого регистра, в зависимости от ее назначени , используетс следующим образом. Управл юща часть микрокоманды поступает на объект управлени , а информаци , управл юща переходом к очередному адресу микропрограммы,, - в блок модификаций адреса. В зависимости от того, кака микрокоманда считана и каким образом осуществл етс переход к адресу очередной микрокоманды, в устройстве происходит контроль правильности переходов в микропрограмме на основании сравнени адреса микрокоманды перехода и того адреса, к которому необходимо перейти.The address modification block executed on the microprocessor controls the formation of the addresses of the microcommands read from the microcodes memory block, as well as the processing of the signs coming from the central processing element. At the generated microcommand address from the microcommand memory block, it is read. Read, the microinstruction is written to the microinstruction register. Information from the output of this register, depending on its purpose, is used as follows. The controlling part of the microcommand goes to the control object, and the information controlling the transition to the next firmware address, to the address modification block. Depending on how the microcommand is read and how the transition is made to the address of the next microcommand, the device checks the correctness of the transitions in the microprogram based on a comparison of the address of the microcommand of the transition and the address to which it is necessary to go.
В предлагаемом устройстве в множестве команд реализуетс четьфе типа команд безусловных переходов : переход в текущей колонке| переход в текущей строке; переход в нулевую строку; пе реход в любую строку в заданной колонке в ограниченной области строк.In the proposed device, in the set of commands, a four-type command of unconditional jumps is implemented: a transition in the current column | go to current line; go to zero line; jump to any line in a given column in a limited row area.
Формат считываемых микрокоманд из блока пам ти микрокоманд состоит из следующих полей: пол кода микроопераций; пол управлени логикой признаков; пол кода функпий перехода к слегдующему адресу микропрограммы и нескольких полей переменной часThe format of readable micro-commands from the micro-command memory block consists of the following fields: micro-operations code field; control logic field; the field of the function code to go to the next address of the firmware and several variable hour fields
2525
331552331552
ти микрокоманды. В первом поле задаетс код микроопераций, во втором поле содержитс информаци , управл ю- га;а логикой записи признаков и их 5 считывани , в третьем поле - информаци о типе перехода к следующему адресу микропрограммы и в пол х переменной части микрокоманды - информаци о коде маски, константы и т.д. 10 Устройство функционирует с блоком пам ти микрокоманд матричного типа. Дл задани адреса чейки такого блока пам ти необходимо задавать адрес строки и адрес колонки. Блоки 5 пам ти матричного типа содержат 32 строки и 16 колонок,-чем обеспечиваетс хранение 512 микрокоманд. Дл адресации чеек пам ти такого блока достаточно использовать дев тираз- 2G р дный код, в котором первые четыре разр да задают адрес колонки, а оставшиес п ть разр дов - адрес строки . В процессе реализации заданных микропрограмм из блока пам ти микрокоманд могут считыватьс микрокоманды как условных так и безусловных переходов. При этом независима от типа считываемых микрокоманд может выполн тьс или не выполн тьс управле- 30 ние логикой признаков. При вьшолне- . НИИ микрокоманд, реализаци которых требует управлени признаками (микрокоманды арифметических операций и логического сдвига), в соответствую- 35 щем поле записываетс втравл юща . информаци . В остальных микрокомандах ;iTo поле полезной информации дл реализации тех или иных микрокоманд не н€1сет.these microcommands. In the first field, the micro-operations code is specified, in the second field, information is stored, and the logic for writing the signs and their 5 readings, in the third field, information about the type of transition to the next microprogram address and information about the code in the variable part of the microcommand. masks, constants, etc. 10 The device operates with a matrix-type microcommand memory block. To set the cell address of such a memory block, it is necessary to set the row address and column address. Blocks 5 of the matrix-type memory contain 32 lines and 16 columns, which provides for the storage of 512 micro-instructions. To address the memory cells of such a block, it is sufficient to use a nine-two-digit code in which the first four bits specify the column address, and the remaining five bits specify the row address. In the process of implementing specified microprograms, microcommands of both conditional and unconditional jumps can be read from the microinstructions memory block. At the same time, regardless of the type of readable micro-instructions, control of the feature logic may or may not be performed. When done- The scientific research institute of microinstructions, the implementation of which requires the management of signs (microcommands of arithmetic operations and logical shift), is recorded in the corresponding field in the corresponding field. information In other microcommands; iTo, the field of useful information for the implementation of certain microinstructions is not n € 1set.
При считывании из блока пам ти микрокоманд безусловных переходов такого типа в свободном поле задаетс контрольна информаци , котора определ етс типом микрокоманды безусловного перехода. При выполнении перехода к очередной микрокоманде по |Микрокоманде безусловного перехода первого типа переход осуществл етс только в пределах той колонки, котора определ ет адрес микрокоманды безусловного перехода. В этом случае в поле управлени логикой признаков за.писываетс код адреса колонки. When reading from the memory block of micro-commands of unconditional jumps of this type in the free field, control information is defined, which is determined by the type of the micro-command of the unconditional jump. When performing the transition to the next microcommand according to the | Microcommand of an unconditional transition of the first type, the transition is performed only within the column that defines the address of the microcommand of an unconditional transition. In this case, the column address code is recorded in the feature logic control field.
При считывании из блока пам тиWhen reading from the memory block
55 микрокоманд безусловного перехода55 micro-commands of unconditional branch
второго и третьег.о типов разр дностьsecond and third type
пол управлени логикой признаков неcontrol logic floor
позвол ет записывать в нем контроль-.allows you to record control in it.
4545
5050
33
ньш код, поскольку в этом случае дл записи контрольного кода требуетс п тиразр дный код.This is the code, since in this case a five-bit code is required to write the control code.
При считывании из блока пам ти микрокоманд безусловного перехода четвертого типа в соответствующем поле этой микрокоманды записываетс следующа информаци : значени трех младших разр дов контрольного кода определ ют адрес строки микрокоманды перехода, а значение старшего четвертого разр да - тип разрешенной зоны строк, в которой осуществл етс переход . Следовательно, при выполнении микрокоманд безусловных переходов первого типа адрес очередной микрокоманды формируетс за счет применени адресов строк. Код адреса колонки в этом случае остаетс без изменений . Поэтому при реализации микро- команд этого типа код адреса колонки остаетс неизменным в течение време ни Т определ емого выражениемThe following information is recorded in the fourth field of the unconditional unconditional microcommand in the corresponding field of this microcommand when reading from the memory block: the values of the three lower bits of the control code determine the address of the transition microcommand line, and the value of the higher fourth bit is the type of allowed zone of lines in which transition. Consequently, when executing microcommands of unconditional jumps of the first type, the address of the next microcommand is formed by applying the addresses of the lines. The column address code in this case remains unchanged. Therefore, when implementing microcommands of this type, the column address code remains unchanged for a time T defined by the expression
Т (п + 1)t,T (n + 1) t,
где п - число выполн емых последова- тельно микрокоманд безусловных переходов первого типа; t - врем выполнени одной микрокоманды .where n is the number of consecutively executed microinstructions of unconditional jumps of the first type; t is the execution time of one microcommand.
Контроль правильности реализации микрокоманд этого типа заключаетс в проверке равенства кодов, записанных в третьем поле регистра микрокоманд , и выставленного на выходе первого блока магистральных элементов блока модификации адреса.The control of the correct implementation of microcommands of this type consists in checking the equality of the codes recorded in the third field of the register of microcommands and exposed at the output of the first block of trunk elements of the address modification block.
При реализации микрокоманд безусловных переходов второго типа переход к очередной микрокоманде может быть осуществлен только в пределах одной и той же строки. При этом код адреса строки также остаетс без изменени в течение времени Т (п + + 1)t. Адрес микрокоманды, к которой осуществл етс переход, определ етс только кодом адреса колонки. Контроль правильности реализации микрокоманд безусловных переходов второго типа заключаетс в проверке неизменности кода адреса строки в течение времени Т.When implementing micro-commands of unconditional second-type transitions, the transition to the next micro-command can be carried out only within the same line. At the same time, the line address code also remains unchanged during the time T (n + +1) t. The address of the microcommand to which the transition is made is determined only by the address code of the column. Monitoring the correct implementation of micro-commands of unconditional second-type transitions consists in checking that the line address code remains unchanged during time T.
При реализации микрокоманд третьего типа переход к очередной микрокоманде осуществл етс по адресу, который определ етс нулевой строкой и одной из возможных шестнадцати колонок . В этом случае правильность перехода к очередной микрокоманде контs Ш Т5 20 When implementing the third type microinstructions, the transition to the next microinstruction is performed at the address that is defined by the zero line and one of the possible sixteen columns. In this case, the correctness of the transition to the next micro-command cont. Ш Т5 20
25 ЗО 5 25 ao 5
JQ 45 jOJq 45 jo
55 233155455 2331554
ролируетс путем проверки равенства на нуль кода адреса строки микрокоманды перехода.Rolled by checking that the address code of the transition micro-instruction row is equal to zero.
При реализации микрокоманд четвертого типа переход осуществл етс в одной из четырех возможных зон строке в заданной колонке к любой строке в выбранной области. При этом номер зоны, в которой вьшолн етс переход, указываетс в двух старших разр дах кода адреса строки, а номер строки в указанной области определ етс трем оставшимис разр дами кода адреса строки. Области, в которых осуществл етс переход, подраздел ютс на два типа: области с четными номерами и нечетными. К област м с четными номерами относ тс области, задаваемые следующими комбинаци ми двух старших разр дов кода адреса строки: 00 и 10; к област м с нечетными номерами относ тс области, задаваемые следующими комбинаци ми: 01 и 11. Области с четными номерами характеризуютс нулевым значением в младшем разр де указанных кодовых комбинаций. (Области с нечетными номерами характеризуютс единичным значением в младшем разр де указанных кодовых комбинаций . Старший разр д вьосода регистра микрокоманд при выполнении микрокоманд безусловнЕЯХ переходов этого типа используетс дл определени одного из двух типов областей: О - значение старшего разр да соответствует област м с четными номерами, а 1 - област м с нечетными номерами. Три младшие разр да выхода пол адресов рег истра микрокоманд определ - ют номер одной из восьми строк в разрешенной области. Контроль правильности реализации микрокоманд этого типа заключаетс в определении соЬт ветстви между старшим разр дом выхода регистра микрокоманд и младшим разр дом кодовой комбинации, указывающей номер разрешенной зоны с одной стороны и проверке равенства кода адреса строки в области, записанного в трех младших разр дах кода адреса, выдаваемого с выхода блока магистральных элементов блока модификации адреса, и кода, записанного в трех младших разр дах пол адреса регистра микрокоманд.When implementing the fourth type microinstructions, the transition is carried out in one of four possible zones in a row in a given column to any row in the selected area. The number of the zone in which the transition is performed is indicated in the two highest bits of the line address code, and the line number in the specified area is determined by the three remaining bits of the line address code. The areas in which the transition is made are divided into two types: areas with even numbers and odd. The areas with even numbers are the areas defined by the following combinations of the two most significant bits of the line address code: 00 and 10; Odd-numbered areas are areas defined by the following combinations: 01 and 11. Even-numbered areas are characterized by a zero value in the lower order of the specified code combinations. (Areas with odd numbers are characterized by a single value in the lower order of the specified code combinations. The most significant bit of the microcode register register when executing the microcommands of unconditional transitions of this type is used to determine one of two types of areas: O - the high bit value corresponds to even numbered areas , and 1 - areas with odd numbers. The three least significant bits of the output field of the microinstructions register address define the number of one of eight lines in the allowed area. implementation of micro-commands of this type consists in determining the contact between the high-order output of the micro-instructions register and the lower-order code combination indicating the number of the allowed zone on one side and checking the equality of the address code of the string in the area written in the three lower-order address codes issued from the output of the block of main elements of the address modification block, and the code recorded in the three least significant bits of the microcommand register address field.
На фиг. 1 представлено микропрограммное устройство управлени с контролем; на фиг, 2 - блок модифиFIG. 1 shows a firmware control device with a control; fig 2 - modi block
кацин адреса; на фиг. 3 - блок синхронизации; на фиг. 4 - формат микрокоманды; на фиг. 5 - области разрешен- .ных адресов микрокоманд при организа- ции переходов в микропрограммах при выполнении микрокоманд безусловных переходов четьфех типов: переход в текущей колонке; переход в текущей строке, переход на нулевую строку, переход в колонке в ограниченной области строк.cacin addresses; in fig. 3 - synchronization unit; in fig. 4 - microcommand format; in fig. 5 - areas of authorized addresses of micro-commands when organizing transitions in microprograms when executing micro-commands of unconditional transitions of four types: transition in the current column; go to current line, go to zero line, go to column in limited area of lines.
Микропрограммное устройство управлени с контролем (фиг. 1) содержит блок 1 модификации адреса, блок 2 пам ти микрокоманд, регистр 3 микрокоманд , буферный регистр 4, коммутаторы 5 и 6, дешифратор 7, триггер 8, блок 9 элементов ИЛИ, схему 10 сравнени , группу элементов И 11, эле- мент ИЛИ 12, группу элементов И 13, элементы И 14-18, элемент ШШ 19, элемент И 20, схема 21 сравнени , элемент И 22, элементы ИЛИ 23 и 24, блок 25 синхронизации, элемент ИЛИ 26, выходы 27-29 блока синхронизации , выходы 30 пол адреса, (столбцы) выходы 31 пол адреса (строки), выходы 32 кода логических условий регистра микрокоманд, выходы 33 пол управ лени регистра микрокоманд, выходы 34 элементов И 15-18, вход 35 выдачи адреса блока модификации адреса, входы 36 задани кода операции, вы-- ход 39 пол управлени блока модифи- кации адреса, выход 40 отказа устройства .The microprogram control device with the control (Fig. 1) contains the address modification block 1, the microinstructions memory block 2, the microinstructions register 3, the buffer register 4, switches 5 and 6, the decoder 7, the trigger 8, the block 9 of elements OR, the comparison circuit 10, group of elements AND 11, element OR 12, group of elements AND 13, elements AND 14-18, element ШШ 19, element AND 20, comparison circuit 21, element And 22, elements OR 23 and 24, synchronization unit 25, element OR 26, outputs 27-29 of the synchronization unit, outputs 30, address fields, (columns), outputs 31, address fields (lines), outputs 32, logic code register of micro-commands, outputs 33 of the control register micro-commands field, outputs 34 of the elements 15-18, input 35 of the address output of the address modification block, inputs 36 of the operation code, output 39 of the control floor of the address modification block, failure output 40 devices.
Блок 1 модификации адреса (фиг.2) содержит схему 41 определени следующего адреса микропрограммы, регистр 42 адреса, регистр 43 признаков, регистр 44 младших разр дов кода команды , магистральные элементы 45-47, группу элементов И 48, триггер 49 флагов и элемент И 50.The address modification block 1 (FIG. 2) contains a circuit 41 for determining the next microprogram address, address register 42, register of features 43, register of lower order code bits, trunk elements 45-47, group of elements 48, trigger 49 of flags and element 50.
Блок 25 синхронизации (фиг. 3) содержит триггер 51 пуска и генератор 52 тактовых импульсов с трем выходами. Вход 37 пуска устройства соединен с единичным входом тригге- ра 51 пуска, единичный вьсход которого соединен с входом сн ти блокировки генератора 52 тактовых импульсов. Блок 1 модификации адреса предназначен дл организации формировани ад ресов микрокоманд микропрограммы и управлени обработкой логикой признаков .The synchronization unit 25 (FIG. 3) comprises a start trigger 51 and a clock pulse generator 52 with three outputs. The device start input 37 is connected to a single input of trigger trigger 51, the single input of which is connected to the generator unlocking input of 52 clock pulses. Block 1 of the address modification is designed to organize the formation of adres microprograms of microprograms and control the processing of logic features.
5five
О ABOUT
5 0 0 5 0 0
0 5 0 5
Блок 2 пам ти микрокоманд предназ- в:аче 1 дл хранени кодов микрокоманд.Block 2 of microinstructions memory is intended: ache 1 for storing codes of microinstructions.
Регистр 3 микрокоманд предназначен дл записи и хранени считываемых микрокоманд и выделени из их форматов информационных и управл ющих полей.Register 3 of micro-instructions is intended for recording and storing readable micro-instructions and extracting information and control fields from their formats.
Дешифратор 7 предназначен дл определени типа микрокоманды безусловного перехода и формировани сигнала управлени передачи кода пол управлени логикой признаков в блок.The decoder 7 is designed to determine the type of an unconditional jump micro-command and generate a control signal for transmitting the code of the control logic field to the block.
Буферный регистр 4 предназначен дл хранени кода адреса строки блока 2 пам ти микрокоманд.The buffer register 4 is designed to store the code of the row address of the microcommand memory block 2.
Коммутаторы 5 и 6 предназначены даэ кодов адресов микрокоманд в схему 10 сравнени , а последн дл сравнени Поступающих кодов.Switches 5 and 6 are designed to define the address codes of microinstructions in the comparison circuit 10, and the last to compare Incoming codes.
Триггер 8 предназначен дл фиксации факта отказа (сбо ) в работе устройства .The trigger 8 is designed to fix the fact of failure (failure) in the operation of the device.
Блой 25 синхронизации предназначен дл формировани сигналов синхронизации блока 1 модификации адреса , ргэгистра 3 микрокоманд и контрольного оборудовани .The synchronization unit 25 is intended to form the synchronization signals of the unit 1 of the address modification, the registrar of 3 micro-instructions and the control equipment.
Группа элементов И 11 предназначена Дл передачи кода адреса строки блока 2 пам ти микрокоманд при вьшол- нении микрокоманды безусловного перехода четвертого типа.The group of elements 11 is intended for transmitting the code of the row address of the block 2 of the microinstructions memory when executing the microcommand of the unconditional transition of the fourth type.
Группа элементов И 13 предназначена дл передачи кода адреса строки блока 2 пам ти микрокоманд при считывании микрокоманд второго типа.The group of elements And 13 is intended for transmitting the code of the row address of the block 2 of the memory of micro-instructions when reading micro-commands of the second type.
Элемент И 14 предназначен дл формировани сигнала ошибки при ее возникновении в случае считывани микрокоманды безусловного перехода третьего типа,,Element I 14 is intended to generate an error signal when it occurs in the case of reading a microcommand of an unconditional transition of the third type,
Элемент И 20 предназначен дл маскировани старшего разр да кода адреса строки, записанного в поле управлени логикой признаков регистра 3 микрокома.нд на О, при считьгаании микрокоманды безусловного перехода четвертого типа.Element I 20 is designed to mask the most significant bit of the code of the address of the line recorded in the control field of the logic of the register of register 3 microcoma.nd on O, when counting the microcommand of an unconditional fourth-type transition.
Элементы И 13-18 предназначены ivm передачи соответствующих разр дов кода управлени логикой признаков при выполнении микрокоманд, управл ющих обработкой призршков.Items 13-18 are intended to transfer ivm the corresponding bits of the feature's control logic code when executing micro-instructions that control the processing of ghosts.
Элемент И 22 предназначен дл передачи сигнала ошибки при неправильном переходе к адресу очередной никрокоманды в случае реализации микрокоманды безусловного перехода четвертого типа.Element And 22 is designed to transmit an error signal in case of an incorrect transition to the address of the next command in the case of the implementation of the microcommand of an unconditional transition of the fourth type.
Блок 9 элементов ИЛИ предназначен дл передачи кодов адровсов строк блока 2 пам ти микрокоманд с выхода буферного регистра 4 и с выхода элементов И 11 ..Block 9 of the OR elements is intended for transmitting the codes of the addresses of the rows of block 2 of the microinstructions memory from the output of the buffer register 4 and from the output of the AND 11 elements.
Элемент ИЛИ 12 предназначен дл определени ошибки при переходе к строке с ненулевым адресом при выполнении микрокоманды безусловного перехода третьего типа.The element OR 12 is designed to determine the error in the transition to the line with a non-zero address when executing the third type unconditional transition microcommand.
Элементы ИЛИ 23 и 24 предназначены дл формировани сигналов управле1ни коммутаторами 5 и 6 соответственно .The OR elements 23 and 24 are designed to form control signals on the switches 5 and 6, respectively.
Элемент ИЛИ 19 предназначен дл формировани сигнала управлени работой элементов И 15-18.The element OR 19 is designed to generate a signal controlling the operation of the elements 15-18.
Элемент ИЛИ 26 предназначен дл передачи сигнала сбо (отказа) на информационный вход триггера 8 в случае его возникновени на выходах соответствующих элементов.The OR element 26 is designed to transmit a failure (failure) signal to the information input of the trigger 8 in the event of its occurrence at the outputs of the corresponding elements.
Схема 21 сравнени предназначена дл сравнени признака зоны строк, в которой выполн етс переход с признаком разрешени зоны, в которой разрешаетс такой переход.Comparison circuit 21 is intended to compare the feature of a row zone in which a transition is performed with a sign of resolution of the zone in which such a transition is allowed.
Влек 25 синхронизации предназначен дл выработки сигналов синхронизации устройства.Lured 25 synchronization is designed to generate the device synchronization signals.
В устройстве осуществл етс контроль правильности реализации микрокоманд безусловных переходов следующим образом.The device monitors the correctness of the implementation of micro-commands of unconditional jumps as follows.
В поле управлени логикой признаков кажд.ой микрокоманды безусловного перехода записываетс контрольный код, который в зависимости от типА реализуемой микрокоманды может быть кодом адреса строки или колонки. При этом, если из блока 2 пам ти микрокоманд считьшаетс микрокоманда безусловного перехода первого типа , то в соответствующем поле регистра 3 считанной микрокоманды записываетс код адреса колонки , в которой происходит переход. Условием правильного перехода считаетс переход по одной и той же колонке . При этом код адреса колонки не измен етс . После формировани кода адреса очередной микрокоманды происходит сравнение кода адреса колонки, записанного в соответствующем полеIn the field of controlling the logic of features of each unconditional jump micro-command, a control code is written, which, depending on the type of micro-command being implemented, may be the address code of a row or column. In this case, if the microcommand of unconditional jump of the first type is found from block 2 of memory of micro-commands, then the code of the address of the column in which the transition occurs is recorded in the corresponding field of register 3 of the micro-command read. The condition for a correct transition is to proceed by one and the same column. However, the column address code does not change. After generating the code of the address of the next micro-command, the code of the address of the column recorded in the corresponding field is compared.
toto
1515
2020
5five
00
5five
00
5five
00
5five
регистра 3 микрокоманд, и адреса поступающего с выхода 30 блока 1 модификации адреса. Код с выхода соответ ствующего пол регистра 3 микроко- манд поступает на вход синхронизации коммутатора 5.register 3 microinstructions, and the address of the address modification input from output 30 of block 1. The code from the output of the corresponding field of register 3 microcommands is input to the synchronization input of switch 5.
Дешифратор 7 на основании информации , записанной в поле управлени переходами к следующему адресу микропрограммы , возбуждает один из первых четырех выходов, тем самым подает управл ющий сигнал на вход коммутатора 5 и на управл ющий вход коммутатора 6, Код адреса колонки блока 2 пам ти микрокоманд поступает с выхода 30 блока 1 модификации адреса, тем самым на вход схемы 10 сравнени подаютс два кода адреса колонки. В том случае, если микрокоманда безусловного перехода первого типа выполнена правильно, то на входы схемы 10. сравнени поступают два одинаковых кода, и сигнал ощибки на ее выходе отсутствует. Если переход выполнен неправильно, то единичный сигнал с выхода схемы 10 сравнени поступает на вход триггера 8 отказа, и работа устройства блокируетс ,The decoder 7, based on the information recorded in the transition control field to the next firmware address, excites one of the first four outputs, thereby sending a control signal to the input of switch 5 and to the control input of switch 6, the address code of the microcommand memory 2 column receives from the output 30 of the address modification block 1, thereby the two address codes of the column are input to the input of the comparison circuit 10. In that case, if the microcommand of the unconditional transition of the first type is executed correctly, then two identical codes arrive at the inputs of the circuit 10. Comparison and there is no error signal at its output. If the transition is not performed correctly, then a single signal from the output of the comparison circuit 10 is fed to the input of the failure trigger 8, and the operation of the device is blocked,
В случае реализации микрокоманды безусловного перехода второго типа, переход к следующему адресу производитс в текущей строке. При этом адрес строки блока 2 пам ти микрокоманд адреса микрокоманды безусловного перехода второго типа и адрес строки микрокоманды, в которой происходит переход, должны быть одинаковыми . Дешифратор 7 возбуждает один из соответствующих первых четырех выходов и подает единичный сигнал на управл ющий вход коммутатора 5 и управл ющий вход коммутатора 6, Код адреса строки блока 2 пам ти микрокоманд микрокоманды безусловного перехода перед считыванием ее из этого блока запишетс в регистр 4. Этот код поступает с выхода буферного регистра 4 через группу элементов И 13 и блок 9 на информационньй вход коммутора 6, А код адреса строки микрокоманды , в которой происходит переход , поступает с выхода 31 блока 1 модификации адреса на информационный вход коммутатора 5, Условием правильного перехода вл етс равенство кодов, поступивших с выходов коммутатора 5 и 6, на соответствующие вхоIn the case of the implementation of the microcommand unconditional transition of the second type, the transition to the next address is made in the current line. At the same time, the address of the row of block 2 of the memory of micro-commands of the address of the second-type unconditional-transition micro-command and the address of the line of the micro-command in which the transition occurs must be the same. The decoder 7 excites one of the respective first four outputs and sends a single signal to the control input of the switch 5 and the control input of the switch 6, the row address code of the microcontrol memory microcommand block 2 command of the unconditional branch, before reading it from this block, is written to register 4. This code comes from the output of the buffer register 4 through the group of elements And 13 and block 9 to the information input of the switch 6, And the address code of the microcommand line in which the transition takes place comes from the output 31 of the block 1 address modification to the infor Discount input switch 5, the transition condition is correct parity codes received from the switch outputs 5 and 6, corresponding WMOs
ды схемы 10 сравнени . В случае неправильного перехода единичный сигнал с выхода схемы 10 сравнени поступает на вход триггера 8, и работа устройства блокируетс ,dies of the comparison circuit 10. In case of an incorrect transition, a single signal from the output of the comparison circuit 10 is fed to the input of the trigger 8, and the operation of the device is blocked,
В случае считывани микрокоманды безусловного перехода третьего типа условием правильного перехода к адресу следующей микрокоманды вл етс нулевое значение кода адреса строки блока 2 пам ти микрокоманды той микрокоманды, в которой происходит переход.In the case of reading a microcommand of an unconditional third-type transition, the condition for a correct transition to the address of the next microcommand is the zero code value of the row address of the microcommand memory block 2 of the microcommand in which the transition occurs.
Код адреса строки той микрокоманды, в.которой происходит переход, поступает на вход элемента ИЛИ 12. В том случае, если поступивший код имеет действительно нулевое значение, то на выходе этого элемента единичньй сигнал не сформирован, и сигнал неправильного перехода на выходе элемента И 14 также не сформирован.The address code of the row of the microcommand in which the transition occurs is input to the element OR 12. If the received code has a really zero value, then the output of this element does not generate a single signal, and the signal of an incorrect transition at the output of the AND 14 also not formed.
В том случае, если переход происходит по адресу, расположенному не в нулевой строке, а в любой другой, то на выходе элемента И 14 по вл етс единичный сигнал, который поступает на вход триггера 8.In the event that a transition occurs at an address located not at the zero line, but at any other address, then a single signal appears at the output of AND 14, which is fed to the input of trigger 8.
При считывании микрокоманды безусловного перехода четвертого типа правильность перехода определ етс проверкой соответстви номера разрешенной зоны строк и номера строки в ней блока 2 пам ти микрокоманд, записанного в поле управлени логикой признаков регистра 3 микрокоманд, и номера зоны и номера строки в них, поступающих с выхода 31 блока 1 модификации адреса. Значение старшего разр да кода, записанного в поле уп- рап. логикой признаков разр да кода, записанного в поле управлени 1к гикой признаков регистра 3 микрокоманд , равное О и соответствует зонам строк с номерами О и 2, а. со значением С номерами 1 и номеров зон строк блока 2 пам ти мик рокоманд провер етс путем сравнени значений четвертого разр да кода адреса строки, поступающего с выхода 31 блока модификации адреса и старше г о разр да кода, записанного в соответствующем поле регистра 3 микрокоманд . Это сравнение производитс в схеме 21 сравнени . Сравнение адресов ст рс к п разрешенных зонах производитс (.педутишм образом. ЗначениеWhen reading a microcommand of an unconditional fourth-type transition, the correctness of the transition is determined by checking the correspondence between the number of the permitted area of lines and the line number in it of the microcommand memory block 2 recorded in the control field of the logic of the register of the 3 microcommands, and the zone number and line number in them coming from the output 31 block 1 address modifications. The value of the high bit of the code recorded in the control field. the logic of the signs of the code recorded in the control field 1 of the signs of the register of 3 microcommands equal to O and corresponds to the zones of the lines with the numbers O and 2, a. with C number 1 and line zone numbers of microcommand memory block 2 is checked by comparing the values of the fourth bit of the address code of the line coming from the output 31 of the address modification block and older than the bit of the code written in the corresponding register field of 3 microcommands. This comparison is made in comparison circuit 21. Comparison of addresses strc to n allowed zones is made (in a pedagogical way. Meaning
1 - зонам строк 3. Соответствие1 - line zones 3. Compliance
00
5five
00
5five
00
5five
5five
00
5five
старшего разр да кода, записанного ч поле управлени логикой признаков регистра 3 микрокоманд, маскируетс О на элементе И 20, Значение кода с выхода этого пол регистра 3 поступает на информационный вход коммутатора 5.the highest bit of the code recorded in the control logic field of the characteristics of the register of 3 micro-instructions is masked by O on the AND 20 element. The code value from the output of this field of the register 3 is fed to the information input of the switch 5.
Дешр фратор 7 возбуждает соответствующий один из первых четырех своих выходов и подает единичный сигнал на управл ющий вход коммутатора 5 и коммутатора 6, Значени трех младших разр дов кода адреса строки разрешенной зоны с выхода 31 блока 1 модификации адреса поступают через группу элементов И 11 на информацинньй вход блока 9, С выходов элементов И 13 группы на информационный вход блока 9 поступает нулевой п тиразр дный код, В результате на информационный вход коммутатора 6 поступает п тиразр дный код, в котором значени двух старших разр дов равны нулю. На ком- мутатаре 5 происходит формирование кода из четырехразр дного и маскирование старшего разр да О путем подачи сигнала запрета на его управл ющий вход, в результате чего уже п тиразр дные коды с выходов коммутаторов 5 и 6 поступают на соответствующие вхо-ды схемы 10 сравнени . Если адреса строк в зонах совпадают, что свидетельствует о правильном переходе , то работа устройства продолжаетс , В противном случае единичньй сигнал с выхода схемы 10 сравнени поступает через элемент ИЛИ 26 на вход триггера 8, и работа устройства блокируетс ,Descriptor 7 excites the corresponding one of its first four outputs and delivers a single signal to the control input of switch 5 and switch 6. The three lower-order bits of the code of the address of the allowed zone string from the output 31 of the address modification block 1 are sent through a group of elements 11 to information the input of block 9, From the outputs of elements AND 13 of the group, the information input of block 9 receives a zero five-digit code. As a result, a five-bit code enters the information input of the switch 6, in which the values of the two highest bits Dovs are zero. On switch 5, a four-bit code is generated and the high-order bit O is masked by sending a prohibition signal to its control input, as a result of which five-digit codes from the outputs of switches 5 and 6 are sent to the corresponding inputs of comparison circuit 10. . If the addresses of the lines in the zones coincide, which indicates a correct transition, then the device continues operation. Otherwise, a single signal from the output of the comparison circuit 10 goes through the OR element 26 to the input of the trigger 8, and the device is blocked.
Блок 1 модификации осуществл ет адресацию микрокоманд, считы- ваемьсх на блоке 2 пам ти микрокоманд и анализирует сигналы переноса и переполнени , поступающие из центрального процессорного элемента. Организаци адре Ьации в блоке 1 осуществл етс схемой 41 формировани следую- гцего адреса микропрограммы на основе кода команды, поступающего с входа 36, кода текущего адреса, поступающего с вькодов регистра 42 адреса, кода управлени переходом к следующему адресу микропрограммы, и поступающего с выхода 32 регистра 3 микрокоманд . Дл формировани кода адреса первой микрокоманды соответствующей ttiKponpограммы используетс значениеModification block 1 addresses micro-instructions that are read out on block 2 of micro-instructions memory and analyzes the transfer and overflow signals from the central processing unit. The organization of the address in block 1 is performed by the circuit 41 of generating the next firmware address based on the command code from input 36, the current address code from the address register 42 of the address, the transition control code to the next firmware address and output 32 register 3 microinstructions. To generate the address code of the first microcommand of the corresponding ttiKponogram, use the value
старших четырех 3азр дов кода коман- ды, поступающего, на вход 36 блока 1 ,the older four three-part codes of the command coming to the input 36 of block 1,
Значени четырех младших разр дов кора команды, записанные в регистр 44, определ ют код операции. По значени м четырех старших разр дов кода команды, поступившего с входа 36 блока 1 на схему 41 формировани следующего адреса, и значени м адресов строк и столбцов, поступающим с выходов регистра 42 на входы схемы 41, происходит определение адреса первой микрокоманды, реализуемой микропрограммы . Адрес первой микрокоманды микропрограммы с выхода схемы 41 поступает на вход регистра 42. В ло- следнем происходит выделение из кода адреса микрокоманды адреса строки и столбца блока 2 пам ти микрокоманд, кото13ые поступают на входы соответствующих магистральных злементов 46 и 47 и на входы схемы 41.The values of the four least significant bits of the command bark recorded in register 44 determine the operation code. The values of the four high-order bits of the command code received from input 36 of block 1 to the next address generation circuit 41, and the row and column addresses from the outputs of register 42 to circuit 41 inputs determine the address of the first microcommand implemented by the microprogram. The address of the first microcommand of the microprogram from the output of the circuit 41 is fed to the input of the register 42. In the last one, the microcontrol of the address of the row and column of the microcommand memory block 2 is selected from the code, which is fed to the inputs of the corresponding trunk elements 46 and 47 and to the inputs of the circuit 41.
После считывани микрокоманды из блока 2 пам ти микрокоманд код управлени переходом к следующему адресу микропрограммы с выхода 32 регистра 3 поступает на вход схемы 41, В схеме 41 происходит формирование адреса микрокоманды перехода по значени м, поступающим с входа 32 и с выходов регистра 42 адресов микрокоманд.After reading the microcommand from the microcommand memory block 2, the transition control code to the next microprogram address from output 32 of register 3 enters the input of circuit 41. In circuit 41, the address of the transition microcommand is formed from the values received from input 32 and from the register of microcommand addresses 42 .
Выдача кода адреса микрокоманды с выходов регистра 42 адресов осуществл етс через блоки 46 и 47 магистральных элементов. Код адреса микрокоманды по синхроимпульсам, поступающим на синхровход блока 1 модификации адреса, производит выдачу кода адреса микрокоманды с выходов магистральных элементо в 46 и 47. При этом разрешающим сигналом на выдачу кода адреса колонки вл етс синхроимпульс, поступающий на управл ющую группу входов Е блока 46 магистральных элементов . Условием выдачи кода адреса строки вл етс наличие единичного сигнала, поступающего с входа 35 блока 1 модификации адреса на вход элемента И 50 с выхода блока приоритетного прерывани на разрешение вьща- чи адреса строки и наличие того же синхросигнала.The issuance of the microcommand address code from the outputs of the address register 42 is carried out through the blocks 46 and 47 of the main elements. The address code of the microcommand on the clock pulses supplied to the synchronous input of the address modification block 1 produces a microcode address code from the outputs of the trunk elements 46 and 47. In this case, the enabling signal for issuing the column address code is a clock pulse that arrives at the control group of the inputs E of block 46 main elements. The condition for issuing the row address code is the presence of a single signal coming from the input 35 of the address modification block 1 to the input of the element 50 from the output of the preemption interrupt block to allow the address of the row to be output and the same clock signal.
Устройство функционирует следующим образом.The device operates as follows.
В исходном состо нии все элементы пам ти наход тс в состо нии О. На вход 37 устройстЕ а nocTyriaeT сигнал .Пуск и на В1,1ходе 27 блока 25 син-In the initial state, all the memory elements are in the state O. At the input 37 there is a nocTyriaeT signal. The trigger is also on the B1.1 input 27 of the block 25 sync
10ten
1515
00
5five
00
5five
00
5five
00
хронизации по вл етс сигнал 1, который поступает на вход синхрони- .зации блока 1 модификации адреса. По коду команды, поступившему с входа 36 устройства на первый информационный вход этого блока, в схеме 41 блока 1 происходит формирование адреса первой микрокоманды микропрограммы и запись сформированного адреса в регистр 42 адресов микрокоманд по переднему фронту того же синхроимпульса. .После записи адреса первой микрокоманды в регистр 42 адресов код адреса колонки поступает на вход блока 46 магистральных эле- ме(тов и. на четвертый информацион- ньш вход схемы 41. Код адреса строки поступает на вход блока 47 магнат- ральных элементов и на п тый информационный вход схемы 41. По сигналу 1 синхроимпульса, поступающему на первый вход элемента jH 50 и на вход Е блока 46, код адреса колонки поступает на выход 30 блока 1. При наличии сигнала 1 разрешени считывани кода адреса строки, поступающего с третьего входа блока 1 на второй вход элемента И 50, на его выходе сформируетс сигнал 1, который поступает на вход Е блока 47, разреша тем -самым вьщачу кода адреса строки на выход 31 блока 1. По коду адреса микрокоманды (коду адреса колонки и коду адреса строки) происходит считывание микрокоманды из блока 2 пам ти микрокоманд.Signal 1 appears, which is fed to the synchronization input of address modification block 1. According to the command code received from the device input 36 to the first information input of this block, in the circuit 41 of block 1, the address of the first microcommand of the microprogram is formed and the generated address is written to the register 42 of microinstruction addresses on the leading edge of the same sync pulse. After writing the address of the first microcommand to the address register 42, the column address code is fed to the input of main trunk unit 46 (Comm. And the fourth information input of the circuit 41. The row address code is fed to the input of block 47 of magnetic elements and The first information input of the circuit 41. The signal 1 of the sync pulse arriving at the first input of the element jH 50 and the input E of the block 46, the column address code goes to the output 30 of the block 1. If there is a signal 1 to read the address code of the row coming from the third input of the block 1 to the second entrance And 50, at its output a signal 1 is generated, which is fed to the input E of block 47, allowing the very code of the address of the row to exit 31 of block 1. By the code of the microcommand address (the address code of the column and the code of the address of the line) the microcommand is read out block 2 memory microinstructions.
Код адреса микрокоманды поступает на вход блока 2 пам ти микрокоманд, код адреса колонки - на информационный вход коммутатора 6, а код адреса строки - на вход элемента ИЛИ 12 и на информационный вход буферного регистра 4, при этом три младших разр да этого кода поступают на входы элементов И 11 группы, а значение четвертого разр да - на вход схемыThe address code of the micro-command is input to the block 2 of the memory of micro-instructions, the address-address code of the column is on the information input of the switch 6, and the code of the row address is on the input of the element OR 12 and on the information input of the buffer register 4, with three lower bits of this code the inputs of the elements And group 11, and the value of the fourth bit - the input circuit
21 сравнени .21 comparisons.
По синхроимпульсу, поступающемуAccording to the clock pulse coming
с выхода 28 блока 25 синхронизации на синхровход буферного регистра 4 и триггера 8, происходит запись кода адреса строки микрокоманды в буферный регистр 4 и подтверждение первого состо ни триггера 8. Через врем по синхроимпульсу, поступившему с выхода 29 блока 25 на синхровход регистра 3 микрокоманд, происходит запись считанной микрокомандыfrom output 28 of synchronization block 25 to synchronous input of buffer register 4 and trigger 8, the microcode command address code is written to buffer register 4 and the first state of trigger 8 is acknowledged. After a sync pulse received from output 29 of block 25 to synchronous input of microcomputer register 3, A micro-command is recorded
из блока 2 в регистр 3. Переменна часть микрокоманды поступает с выхода 33 регистра 3 на выход устройства , Код управлени переходами к еле- дующему адресу микропрограммы поступает с выхода 32 регистра 3 на вход дешифратора 7 и на вход задани логических условий блока 1. Код управлени логикой признаков поступает с регистра 3 на входы соответствующих элементов И 15-18 и на информационный вход коммутатора 5, а значение старшего разр да этого кода поступает на вход элемента И 20.from block 2 to register 3. The variable part of the microcommand comes from the output 33 of the register 3 to the output of the device, the Transition Control Code to the next firmware address is output from the output 32 of the register 3 to the input of the decoder 7 and to the input to set the logical conditions of the block 1. Control Code the logic of signs comes from register 3 to the inputs of the corresponding elements And 15-18 and to the information input of the switch 5, and the value of the high bit of this code is fed to the input of the element 20.
В этом случае, если из блока 2 пам ти макрокоманд считана микрокоманда , котора осуществл ет управление логикой признаков, то на одном из старших выходовJ начина с п того дешифратора 7 по вл етс сигнал 1 который поступает через элемент ИЛИ 19 на входы элементов И 15-18 и открывает их. Информаци с выхода регистра 3 микрокоманд поступает чере открытые элементы И 15-18 на вход блока 1 модификации адреса с целью обработки признаков, вьфабатываемых процессорным элементом и поступающи с входа 35 задани кода логических операций блока 1 модификации адреса на вход триггера 49 флагов.In this case, if a microcommand that controls the logic of attributes is read from the macro memory 2, then at one of the higher outputs, starting from the fifth decoder 7, the signal 1 appears through the element OR 19 to the inputs of the AND 15- elements 18 and opens them. Information from the register register 3 microinstructions goes through open elements AND 15-18 to the input of the address modification block 1 in order to process the signs processed by the processor element and coming from the input 35 to set the logic code of the address modification block 1 to the trigger trigger 49 flags.
В том случае, если микрокоманда не управл ет логикой признаков и вл етс микрокомандой безусловного перехода, то в устройстве его работа и контроль правильности переходов осуществл етс следующим образом.In the event that a microinstruction does not control the logic of attributes and is a microcommand of an unconditional transition, then in the device its operation and control of the correctness of transitions is carried out as follows.
Если считана микрокоманда безусловного перехода первого типа, то на первом выходе дешифратора 7 по вл етс сиг нал 1, который на вход элемента ИЛИ 23 и с его- выхода - на управл ющий вход коммутатора 5, а также на управл ющий вход коммутатора 6, разреща прохождение информации через соответствующие информационные входы, В этом случае значение старшего разр да кода, записанного в поле управлени логикой признаков , не измен етс , так как эле- : мент И 20 продолжает находитьс в oткpытo состо нии. Элемент И 22 находитс в закрытом состо нии. Элемент И 14 группы элементов И 11 и 13 блокированы нулевыми сигналами, по ступающ 1ми с четвертого выхода дешифратора 7, При этом на информационныеIf a microcommand of an unconditional transition of the first type is read, then at the first output of the decoder 7 a signal 1 appears, which at the input of the OR element 23 and from its output - at the control input of switch 5, as well as at the control input of switch 6, permitting the passage of information through the corresponding information inputs. In this case, the value of the most significant bit of code written in the field of control of the logic of attributes does not change, since the AND element 20 continues to be in the open state. Element And 22 is in the closed state. Element And 14 groups of elements And 11 and 13 are blocked by zero signals, followed by 1 mi from the fourth output of the decoder 7, At the same time, the information
5 О S5 About S
0 5 0 0 5 0
5 five
00
5five
00
5five
входы коммутатора 5 поступает код номера колонки, Р которой осуществл етс переход, записанный в поле управлени логикой признаков считанной микрокоманды. При этом значение старшего разр да этого кода поступает на вход элемента И 20, На его другой вход поступает сигнал О с четвертого вьпкода дешифратора 7 и открывает его, в результате чего значение старшего разр да не измен етс , Контрольный код поступает с выхода коммутатора 5 на информационный вход схемы 10 сравнени . По синхроимпульсу, поступившему с выхода 27 блока 25 синхронизации, происходит формирова-) ние кода адрес а очередной микрокоманды в блоке 1 модификации адреса. При этом значение кода адреса колонки на выходе 30 блока 1 при правильном переходе остаетс неизменным . Значение этого кода поступает на информационный вход коммутатора бис «го выхода поступает на инфор- , мационный вход схемы 10 сравнени , Если переход выполнен неправильно, то на выходе схемы 10 по вл етс сигнал 1, который поступает на в:кгод элемента ИЛИ 26 и далее На информационный вход триггера 8, По заднему фрсЛту синхроимпульса, поступившего с выхода 28 блока 25 синхронизации на соответствующий вход триггера В,, происходит запись 1 (сигналаthe inputs of the switch 5 receives the code of the column number, of which the transition is made, which is recorded in the feature control logic field of the read micro-command. The high bit value of this code goes to the input of the element And 20, To its other input, the signal O comes from the fourth decoding code 7 and opens it, as a result, the value of the high bit does not change, the Control code comes from the output of the switch 5 to information input of the comparison circuit 10. According to the sync pulse received from the output 27 of the synchronization unit 25, the address code is generated — and the next microcommand in the address modification block 1. At the same time, the value of the code of the address of the column at the output 30 of block 1 with the correct transition remains unchanged. The value of this code arrives at the information input of the bis output switch arrives at the information, mapping input of the comparison circuit 10. If the transition is not performed correctly, then the output of the circuit 10 is signal 1, which arrives at: Cgr of the element OR 26 and further On the information input of the trigger 8, on the back clock of the sync pulse received from the output 28 of the synchronization unit 25 to the corresponding input of the trigger B ,, 1 is written (signal
ошибки),. и на выходе 40 сбо (отказа) триггера 8 по вл етс сигнал 1. Работа устройства блокируетс , В том случае, если переход произведен верно , работа устройства продолжаетс . Если из блока 2 пам ти микрокоманд считана микрокоманда безусловного перехода второго типа, то после ее записи в регистр 3 микросхемы на третьем выходе дешифратора 7 по вл етс сигнал 1, который поступает на управл ющий вход коммутатора 5, на вход элемента ИЛИ 24 и с его вьгхода - на управл ю1ций вход коммутатора 6, а также этот сигнал 1 поступает на травл нлций вход группы элементов И 13, разреша передачу кода адреса строки из буферного регистра 4 на информационный вход блока 9 и далее на информационный вход коммутатора 6, По сигналу 1 с выхода 27 блока 25 сравнени в блоке 1 модификации адреса происходит формирование кода адреса очередной микрокоманды.errors) ,. and at output 40 a failure (failure) of trigger 8 a signal 1 appears. Operation of the device is blocked. If the transition is correct, the operation of the device continues. If the second type unconditional jump microinstruction is read from block 2 of microinstructions, then after it is written into register 3 of the chip, signal 1 appears at the third output of the decoder 7, which is fed to the control input of switch 5, to the input of the OR 24 element and From the input - to the control of the input of the switch 6, as well as this signal 1 is fed to the etching of the input of the group of elements And 13, allowing the transfer of the address code of the row from the buffer register 4 to the information input of the block 9 and further to the information input of the switch 6 output 27 of the comparison unit 25 in the address modification block 1, the address code of the next microcommand is generated.
При этом код адреса строки микрокоманды перехода поступает на информационный вход открытого коммутатора 5 и р его выхода - дл сравнени на ин- формационный вход схемы 10 сравнени В этом случае, если переход произведен неправильно, т.е. происходит обращение к строке с другим адресом, то на выходе схемы 10 сравнени по в л етс сигнал 1, который поступает на вход элемента ИЛИ 26 и далее на информационный вход триггера 8. По заднему фронту синхроимпульса, поступившего с входа 27 блока 25 синхррни зации на синхровход триггера 8, происходит его установка в состо ние, и на выходе 40 устройства по вл етс сигнал сбо (отказа).In this case, the code of the address of the line of the micro-command of the transition comes to the information input of the open switch 5 and p of its output - for comparison to the information input of the comparison circuit 10 In this case, if the transition was made incorrectly, i.e. the line with a different address is accessed, then the output of the comparison circuit 10 is the signal 1, which is fed to the input of the element OR 26 and then to the information input of the trigger 8. On the falling edge of the sync pulse received from the input 27 of the synchronization block 25 the trigger trigger 8, it is set to a state, and a fault (failure) signal appears at the device output 40.
Если формирование кода адреса очередной микрокоманды происходит правильно , то работа устройства продолжаетс .If the generation of the address code of the next microcommand is correct, the operation of the device continues.
Если в регистр 3 микрокоманд записана микрокоманда безусловного перехода третьего типа, то на третьем выходе дешифратора 7 устанавливаетс сигнал 1, который поступает на вход элемента И 14, который закрыт нулевым сигналом с выхода 28 блока 25 синхронизации. По синхроимпульсу, поступившему с выхода блока 25 синхронизации на вход синхронизации блока 1, на его информационных выходах устанавливаетс код адреса очередной микрокоманды. Если значение кода адреса , строки не равно О, это говорит о неправильном переходе к очередной микрокоманде, то на выходе эле- мента ИЛИ 12 по вл етс сигнал 1, который поступает на вход элемента И 14. По переднему фронту синхроимпульса , поступившего с выхода 28 блок 25 синхронизации на другой вход этогоIf a microcommand of an unconditional third type transition is recorded in register 3 microcommands, then the third output of the decoder 7 is set to signal 1, which is fed to the input of element 14, which is closed by a zero signal from output 28 of synchronization unit 25. According to the sync pulse received from the output of the synchronization unit 25 to the synchronization input of unit 1, the address code of the next microcommand is set at its information outputs. If the value of the address code, the line is not O, this indicates an incorrect transition to the next micro-command, then at the output of the element OR 12, a signal 1 appears, which enters the input of the element And 14. On the leading edge of the sync pulse received from the output 28 block 25 sync to another input of this
элемента, сигнал 1 с его вьсхода поступает на вход элемента ИЛИ 26 и через него на информационный вход триггера 8. По заднему фронту этого импульса триггер 8 переходит в состо - ние 1, и на выходе 40 устройства устанавливаетс сигнал 1 отказа (сбо ). В том случае, если переход- произведен правильно, то на выходе элемента ИПИ 12 vcтaнaвливaeтc сиг- element, signal 1 from its output arrives at the input of element OR 26 and through it to the information input of trigger 8. On the falling front of this pulse, trigger 8 goes to state 1, and a fault 1 signal is set at output 40 of the device. In the event that the transition is made correctly, then at the output of the element of the IPI 12, the signal is
который блокирует по-второнал О which is blocking in the second about
му входу элемент И 14, и на выходеthe entrance to the element And 14, and the output
последнего тоже устанавливаетс сигнал О . Работа -устройства в случае продолжаетс .the latter also sets the signal O. The job of the device in the case continues.
10 15 2010 15 20
0 35 0 0 35 0
5five
Если из блока 2 считана микрокоманда безусловного перехода четвертого типа, i o работа устройства заключаетс в следующем. На четвертом вь1- ходе дешифратора 7 устанавливаетс сигнал 1, который поступает на входы элементов ИЛИ 24 и 23, на вход элемента И 20 и на управл ющий вход группы элементов И 11 и открывает ее. В-результате этого на выходе элемента И 20 устанавливаетс сигнал О, с выходов элементов И 11 группы значени трех младших разр дов кода адреса строки поступают на информационный вход блока 9 и с его выхода - на информационный вход коммутатора 6. С выхода элемента ИЛИ 24 на управл ющий вход коммутатора 6 поступает сигнал 1, который открывает его. Поскольку другой информационный вход этого коммутатора закрыт сигналом О с третьего выхода дешифратора 7, то на выходе коммутатора 6 находитс п тиразр дный код, в котором два старших разр да равны О, и этот код поступает на информационный вход схемы 10 сравнени . С выходов регистра 3 микрокоманд четьфехразр дный код поступает на информационные входы , коммутатора 5. Поскольку другой информационный его вход закрыт сигналом О с третьего выхода дешифратора 7, то на вькоде коммутатора 5 присутствует п тиразр дный код, в котором два старших разр да равны О. Этот код поступает на информационный вход схемы Ш сравнени . При этом на ее выходе может находитьс сигнал 1, поскольку формирование адреса микрокоманды перехода еще не произошло. Кроме того, значение старшего разр да кода адреса строки этой микрокоманды, записанной в регистре 3 микрокоманд, поступает на другой вход схемы 21 сравнени . Значение старшего разр да кода, поступающего (С выхода регистра 3, поступает на вход схемы 21 сравнени , выходной сигнал которой поступает на вход элемента И 22. Значение этого сигнала также может быть равно 1 или О, так как формирование адреса микрокоманды еще не произошло в блоке 1 . Если значение сигнала на выходе схемы 21 сравнени равно 1, то на выходе открытого по входу сигналом с четвертого выхода дешифратора 7 эле- менд-а И 22 устанавливаетс сигнал 1, который поступает на вход эле- мента ИЛИ 26. Если на выходе схемы 10 сравнени устанавливаетс сигнал 1, то он поступает на вход элемента ИЛИ 26. Сигнал 1 с выхода этого элемента поступает на информационный вход триггера 8. Однако триггер 8 в состо ние 1 не переходит, поскольку синхросигнал на выходе блока 25 синхронизации отсутствует. По синхроимпульсу , поступившему с выхода 27 блока 25 синхронизации на вход блока 1 модификации адреса, на его информационных выходах устанавливаетс код адреса микрокоманды перехода. До по влени синхроимпульса на выхо- де 28 блока 25 синхронизации в устройстве происходит контроль правильности перехода к новому адресу по описанному способу. При этом, если адрес строки соответствует адресу строки, записанному в трех младших разр дах пол управлени логикой признаков, а номер разрешенной зоны не соответствует значению старшего разр да, этого кода, или, наоборот, номер разрешенной зоны соответствует а адрес строки в зоне не совпадает с требуемым его значением, то на выходах схемы 10 сравнени или элемента И 22, соответственно, устана)злива етс сигнал 1, который через эле- мент гКПИ 26 поступает на информационный вход триггера 8.If a fourth unconditional transfer unconditional micro instruction is read from block 2, i o the operation of the device is as follows. On the fourth b1-course of the decoder 7, a signal 1 is set, which is fed to the inputs of the elements OR 24 and 23, to the input of the element AND 20 and to the control input of the group of elements 11 and opens it. As a result, the signal O is set at the output of the element 20, the values of the three lower bits of the row address code are sent to the information input of block 9 and the output of the group 11 to the information input of the switch 6. From the output of the element OR 24 to control input of switch 6 receives signal 1, which opens it. Since the other information input of this switch is closed by the signal O from the third output of the decoder 7, the output of the switch 6 is a five-digit code in which the two most significant bits are equal to O, and this code goes to the information input of the comparison circuit 10. From the outputs of the register 3 micro-commands, the chip frequency code goes to the information inputs of switch 5. Since its other information input is closed with signal O from the third output of the decoder 7, then in the switch code 5 there is a five-digit code in which the two most significant bits are equal to O This code is fed to the information input of the W comparison circuit. In this case, signal 1 can be found at its output, since the formation of the address of the microcommand of the transition has not yet occurred. In addition, the high-order value of the code for the address of the string of this micro-instruction recorded in register 3 of micro-instructions goes to another input of the comparison circuit 21. The value of the high bit of the code received (From the output of the register 3, is fed to the input of the comparison circuit 21, the output signal of which is fed to the input of the AND 22 element. The value of this signal can also be 1 or O, since the formation of the microcommand address has not yet occurred in block 1. If the value of the signal at the output of the comparison circuit 21 is 1, then the output of the open on the input signal from the fourth output of the decoder 7 Element-a AND 22 sets the signal 1, which is fed to the input of the element OR 26. If the output comparison circuits 10 are established signal 1, it enters the input of the element OR 26. Signal 1 from the output of this element enters the information input of the trigger 8. However, the trigger 8 does not go to state 1 because there is no synchronization signal at the output of the synchronization unit 25. By the sync pulse from the output 27 of the synchronization unit 25 to the input of the address modification unit 1. An address code of the micro-command of the transition is set up on its information outputs Before the sync pulse appears at the output 28 of the synchronization unit 25, the device monitors the correctness of the transition to The new address by the described method. In this case, if the address of the line corresponds to the address of the line recorded in the three least significant bits of the feature control logic field, and the number of the allowed zone does not match the value of the most significant bit, this code, or, conversely, the number of the allowed zone corresponds to and the line address in the zone does not match with its required value, the output of the comparison circuit 10 or element 22 and 22, respectively, is set) signal 1, which through the element of the HPI 26 enters the information input of the trigger 8.
По заднему фронту синхроимпульса, поступившего с выхода 28 блока 25, триггер 8 переходит в состо ние 1, и на выходе 40 устройства устанавливаетс сигнал 1 сбо (отказа). В том слз. чае, если переход к очередной микрокоманде происходит правильно, работа устройства продолжаетс .On the falling edge of the sync pulse received from the output 28 of block 25, the trigger 8 goes to state 1, and a 1 failure (failure) signal is set at the output 40 of the device. In that slz. In addition, if the transition to the next microcommand is correct, the operation of the device continues.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU843720859A SU1233155A1 (en) | 1984-04-04 | 1984-04-04 | Microprogram control device with check |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU843720859A SU1233155A1 (en) | 1984-04-04 | 1984-04-04 | Microprogram control device with check |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1233155A1 true SU1233155A1 (en) | 1986-05-23 |
Family
ID=21111340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU843720859A SU1233155A1 (en) | 1984-04-04 | 1984-04-04 | Microprogram control device with check |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1233155A1 (en) |
-
1984
- 1984-04-04 SU SU843720859A patent/SU1233155A1/en active
Non-Patent Citations (1)
| Title |
|---|
| Авторское свидетельство СССР № 896621, кл. G 06 F 9/22, 1980, Коган Б.М., Сташин В.В. Микропроцессоры в цифровых системах, М.: Энерги , 1979, с. 84-108, рис, 4.6- 4.9. Авторское свидетельство СССР № 1007109, кл, G 06 F 15/00, 1983, * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU1233155A1 (en) | Microprogram control device with check | |
| SU802963A1 (en) | Microprogramme-control device | |
| SU1270772A1 (en) | Microprogram device with checking | |
| SU830386A1 (en) | Microprogramme-control device | |
| SU1091160A1 (en) | Firmware control device | |
| SU1290340A1 (en) | Microprocessor | |
| SU1080132A1 (en) | Information input device | |
| SU1278846A1 (en) | Microprogram control device | |
| SU1168926A1 (en) | Device for comparing binary numbers | |
| SU886000A1 (en) | Device for interrupt processing | |
| SU1226453A1 (en) | Microprogram control device | |
| SU1211725A1 (en) | Microprogram control device with check | |
| SU1264174A1 (en) | Device for servicing interrogations | |
| SU615480A1 (en) | Microprogram control arrangement | |
| SU1124298A1 (en) | Processor with firmware control | |
| SU1267415A1 (en) | Microprogram control device | |
| SU1166109A2 (en) | Microprogram control unit | |
| SU1170457A1 (en) | Microprogram control device | |
| SU922742A1 (en) | Microprogramme-control device | |
| SU1365091A1 (en) | Microprogram processor | |
| SU1293729A1 (en) | Microprogram control device | |
| SU1196865A1 (en) | Device for unpacking instructions | |
| SU935958A1 (en) | Microprogram control device | |
| SU1290358A1 (en) | Device for converting expressions in polish backward notation | |
| SU1305690A1 (en) | Device for monitoring microprogram run |