SU1195449A2 - Преобразователь код-частота гармонического сигнала - Google Patents

Abstract

ПРЕОБРАЗОВАТЕЛЬ КОД - ЧАСТОТА ГАРМОНИЧЕСКОГО СИГНАЛА по авт./ св.№913586,о т л и-ч а ю щ и и с   тем, что, с целью повышение точности и расширени  частотного диапазона преобразовател , первый и второй фильтры нижних частот рыполнены каждый на многожильном преобразователе код- напр жение,операционном усилителе , интеграторе со сбросом,преобразователе код - напр жение приращени  и.аналоговом сумматоре,инверти- рующий вход которого соединен с выходом интегратора со сбросом, первый вход -которого объединен с аналоговым входом множительного преобразовател  код - напр жение и подключен к выходу операционного усилител , инвертирующий вход которого соединен с выходом множительного преобразовател  код - напр жение, а пр мой вход - с выходом преобразовател  код - напр жение приращени , при этом пр мые входы аналоговых сумматоров первого и второго фильтров нижних частот соединены с выходами соответственно первого и второго множительных преобразователей код напр жение , цифровые входы множиi тельных преобразователей код - на (Л пр жение объединены и подключены к выходу регистра кода частоты, а вторые входы интеграторов со сбросом объединены и соединены с вторым выходом блока синхронизации, причем входы преобразователей код - напр жение приращени  первого и второго фильтров нижних частот подключены ;о соответственно к инверсному выходу СП регистра синуса и второму выходу ре; гистра косинуса, а выходы аналоговых, сумматоров  вл ютс  соответственно ;о выходными шинами косинуса и синуса.

Description

1 1

Изобретение относитс  к контрольно-нзмерительной технике и может использоватьс  дл  автоматического задани  амплитуды, фазы и высокостабильной частоты гармонического сигнала .

Принцип работы устройства основан на вычислени  численных значений кодов синуса и косинуса с последующим их цифро-аналоговым преобразованием. Вычислени  производ тс  согласно следующей системе уравнений:

, «io, А 2н{

о, А . 2flfo

t; ,

2ft К

2ft k

. , 2irio, A ,.

А 2 - K k °25r

Ui

Z-ifk

1де A - амплитуда гармонического

сигнала;

ig- частота с выхода управл емого генератора импульсов; дискретные моменты времени; К - постэ нное целое число вида J(j - 1,2,3,...).

Как видно из уравнений (1) и (2), значени  синуса и косинуса измен ютс  дискретно в моменты времениt,, соответств.енно на А cos ( A9in(fo/K)/l, т.е. на выходе первого и второго преобразователей код - частота формируетс  ступенчатый сигнал, сглаживаемый далее фильтрами нижних частот.

Однако построение традиционных фильтров нижних частот, работающих в широком диапазоне частот, .например Баттерворта или Чебьшева,  вл етс  довольно сложной задачей. При этом, как правило, либо допускаетс  некотора  неравномерность амплитудно частотной и фазрчастотной характерис тик, либо сужаетс  рабочий диапазон частот фильтраI но даже при этом неравномерность амплитудно-частотной характеристики генератора в целом остаетс  существенной (дес тые . доли процента). Таким образом, налучие на выходе генератора обычного фильтра нижних частот накладывает ограничение как на точность задани  амплитуды и фазы сигнала, так и на диапазон рабочих частот (отношение верхней частоты диапазона генератора к нижней, не должно превышать число отсчетов за период), и,, кроме того, на врем  установлени  частоты.

54492

Целью изобретени   вл етс  повьпиение точности и расширение частотно го диапазона преобразовател  код частота гармонического сигнала.

5 На фиг. 1 приведена структурна  схема преобразовател  кода-частота гармонического сигнала; на фиг. 2 временные диаграммы сигналов.

Преобразователь код-частота гармонического сигнала содержит регистр 1 кода частоты, регистр 2 амплитуды косинуса, кодоуправл емый генератор 3 импульсов, регистр 4 амгтитуды синуса , первый коммутатор 5, блок 6

15 синхронизации, счетчик 7 периода, второй коммутатор 8, регистр 9 косинуса , регистр 10 синуса, первый сумматор 1 1 , второйсумматор 12, первый буферный регистр 13, второй буферный

20 регистр 14, первый преобразователь 15 код - напр жение,второй преобразователь 16 код - напр жение, первьй фильтр 17 нижних частот,состо щий, в свою очередь, из множительного преобразовател  19 код - напр жение,пре . образовател  20 код - напр жение при ащейи , операционного усилител  23, интегратора 25 со сбросом и аналогового сумматора 27, и второй фильтр 18 нижних частот, состо щий также из множительного преобразовател  21 код- напр жение,преобразовател  22 код напр жение приращени ,операционного . усилител  24,интегратора 26 со сбросом и аналогового сумматора 28, входные

35 шины конуса 29, кода частоты 30 и синуса 34, а также выходные шины косинуса 32 и синуса 33.

Регистр 1 кода часто.ты. предназначен дл  хранени  кода частоты Nj. ,

поступающего по шине 30,и дл  управ- . лени  кодоуправл емым генератором 3 импульсов, выходы которого соединены с блоком 6 синхронизации, который . обеспечивает стробирование записи

кодов в регистр 9 косинуса, регистр 10 .синуса, в первый буферный ре гистр 13 и во второй буферный регистр 14. Выход кодоуправл емого генератора 3 импульсов соединен также со

50 счетчиком 7 периода, объ.ем которого определ ет число точек отсчета за период. Счетчик; 7 периода обеспечи- вает стабилизацию гармонического сигнала как по амплитуде, так и по

55 частоте путем управлени  коммутаторами 5 и 8. Регистр 2 амплитуды косинуса и регистр 4 амплитуды синуса предназначены дл  задани  и хранени 

31

амплитуды и фазы гармонического сигнала . Код амплитуды косинуса Ид и код амплитуды синуса , поступаюего по шинам 29 и 31, должны удоветвор ть равенству

1 . (3)NCOS .

Регистры 2 и 4 имеют пр мой и инверсный выходы, подключенные к коммутаторам 5 и 8 соответственно. Выход первого коммутатора 5 соединен с первым установочным входом регистра 10 синуса. Сумматор 11 соединен своим выходом с первым буферным регистром 13, выход которого подключен через второй вход регистра 9 косинуса к первому входу первого сумматора 11. К второму входу первого сумматора 11 подключен инверсный выход регистра 10 синуса,, причем коды скоммутированы в сумматоре 11 со сдвигом так, что реализуетс  уравнение (1). Выход первого буферного регистра 13 соединен также с первым преобразователем 15 код - напр жение, к первому входу второго сумматора 12 подключен пр мой выход регистра 10 синуса, а к второму входу - второй ыход регистра 9 косинуса, причем коды скоммутированы со сдвигом так, что во втором сумматоре 12 реализуетс  уравнение (2). Вход второго буферного регистра 14 подключен к выходу второго сумматора 12, а выод - к второму входу регистра 10

синуса и к входу второго преобразова тел  16 код - напр жение.

Фильтры 17 и 18 выполнены аналогично . При этом инвертирующий вход аналогового сумматора 27(28) соединен с выходом интегратора 25(26), первый вход которого объединен с аналоговым входом множительного преобразовател  . 19(21) и подключен к выходу операционного усилител  23(24), инвертирующий выход которого соед11нен с выходом множительного пре образовател  19(21), и пр мой вход с выходом преобразовател  20(22). Пр мые входы аналоговых сумматоров первого и второго фильтров 17 и 18 соединены с выходами соответственно первого и второго преобразователей 15 и 16, цифровые входы множительных преобразователей 19 и 21 объединены и подключены к выходу регистра 1, а вторые входы интеграторов 25 и 26 объединены и соединены с вторым вы95449

ходом блока 6, причем входы преобразователей 20 и 22 подключены к вторым выходам регистров 10 и 9 соответственно , а выходы аналоговых сумматоров 27 и 28  вл ютс  выходными шинами 32 и33 соответственно.

В преобразователе используетс  безынерционный фильтр-интерпол тор,, соответствующий по возможности сглаживани  ступенчатого сигнала фильтру четвертого пор дка. Однако этот фильтр-интерпол тор не вносит фазочастотных искажений и его амплитудночастотна  характеристика  вл етс 

J5 равномерной во всем рабочем диапазоне частот, который в основном зависит от времени установлени  преобразовател  код-напр жение приращени  и вре-.

мени сброса интегратора

20 Суть работы фильтра-интерпол тора заключаетс  в том, что при измен ющемс  периоде Т интерпол ции (см.

фиг. 2) и приращении iV

ступенчатого сигнала V,

.р он вырабатывает пилообразное напр жение V соответству25 ющего наклона и амплитуды. При этом скорость нарастани  V пр мо пропорциональна iV и обратно пропорциональна Т , а максимум V определ етс  периодом Т , что соответствует

30

vtti4if Ej -T, «

о

где li - посто нна  времени интегратора;

35

- некоторый посто нный коэффициент , имеющий размерность времени.

Если положить, что Т д

KB 7 где N - код частоты;40

ijjg- частота опорного кварцевого генератора, вход щего в кодоуправл емый генератор импульсов, ,,-Vo/2%

45 - приращение кода; Vg и 1 - соответственно, опорное напр жение и число двоичных разр дов преобразовател  код-напр жение,

50 то из (4) при t Тц получим:

vU

55

откудаь-- - р- /М.{ В солб-1: Дл  удобства записи можно прин ть . тогда фильтр-интерпол тор формирует напр жение .bi4fe Операцию делени  Н на N .{. можно осуществить на операционном усилителе с множительным преобразователем код - напр жение в обратной св зи.,, а операцию интегрировани  за врем  Тц интегратором со сбросом. Устройство работает следующим образом . В исходном состо нии код частоты , записанный в регистре 1 кода час тоты, равен нулю и кодоуправл емый генератор 3 импульсов.блокирован. Блок 6 синхронизации не выдает синхроимпульсов записи в регистры 9, 10 13 ..и 14, никаких операций не производитс . Триггер режима находитс  в единичном состо нии. Дл  запуска уст . ройства необходимо в регистры 2 и 4 занести в соответствии с равенством (3) кодыМдсо в регистр 1 кода частоты - код N , отличный от нул . При этом кодоуправ.л емый генератор 3 импульсов начинает вырабатывать опорную частоту Т-, блок .6 синхронизации подает синхроимпульсы записи информации в регистры 9 и 10 косинуса и синуса, а затем в. первый 13 и второй 14 буферные регистры. Одновременно счетчик 7 периода выдает сигнал по первому выходу коммутаjTOpoB 5 и 8 на коммутацию пр мых .выходов регистров 2 и 4 амплитуды коси нуса и синуса. Таким образом, пр мью коды из регистров 2 и 4 амплитуды косинуса и амплитуды синуса переписы ваютс  соответственно, в регистр 9 косинуса и регистр 10 синуса. Далее в первом сумматоре 11 происходит сложение пр мого кода амплитуды косинуса с обратным кодом амплитуды синуса сдвинутым на j разр дов вправо, то-есть одновременно реализуютс  операции делени  на 2 и вычитани , соответствующие уравнению (1). Аналогично реализуетс  уравнение .(2) на втором суммато ре 12. Полученные на сумматорах 11 и 12 коды записываютс  в первый 13 и второй 14 буферныерегистры. Далее цикл повтор етс , кроме операций переписи из регистров кода ампли .туды косинуса 2 и синуса 4.в регистры косуинса 9 и синуса 10 соответственно . Через число отсчетов, равное половине периода гармонического сигнала , счетчик 7 периода выдает сигнал по второму выходу на коммутаторы 5 и 8. По этому сигналу производитс  коммутаци  инве-рс ых выходов регистров 2 и 4 амплитуды косинуса и амплитуды синуса, и в регистры 9 и 10 косинуса и синуса соответственно заноситс  обратные коды амплитуды косинуса и синуса.. Еще через полпериода счетчик 7 периода выдает сигнал по первому выходу, а в регистрах 9 и 10 косинуса и синуса восстанавливаютс  пр мые значени  кодов и Мдц, . Это необходимо дл  коррекции амплитуды гармонического сигнала и дл  более оперативного управлени  его амплитудой. В результате выполнени  перечисленных операций на выходе преобразователей 15 и 16 код - напр жение вырабатываютс  ступенчатые сигналы, соответствующие косинусу и синусу ( фиг. 2а). Как видно из. уравнений ( 1) и (2), на втором выходе регистра 9 косинуса и инверсном выходе регистра 10 синуса формируютс  коды приращени  соответственно синуса и косинуса , которые подаютс  на входы пре-образователей 22 и 20 код - напр жение приращени  второго 18 и первого 17 фильтров нижних частот. Пропорционально этим приращени м и обратно пропорционально коду N-j частоты операционные усилители 24 и 23 вырабатывают посто нное напр жение, поступающее на входы интеграторов 26 и 25, которые формируют соответствующие по амплитуде и частоте пилообразные сигналы (фиг. 2б), которые, складыва сь с основными ступенчатыми сигналами в ана сюговых сумматорах 28 и 27, образуют сглаженные гармонические сигналы синуса и косинуса (фиг. 2в) на выходных шинах 33 и 32.

J

ел м

го

Claims (1)

1. ПРЕОБРАЗОВАТЕЛЬ КОД - ЧАСТОТА ГАРМОНИЧЕСКОГО СИГНАЛА по авт.

   св.№913586,о т л и ч а ю щ и й с я тем, что, с целью повышение точности и расширения частотного диапазона преобразователя, первый и второй фильтры нижних частот выполнены каждый на многожильном преобразователе код- напряжение,операционном усилителе, интеграторе со сбросом,преобразователе код - напряжение приращения и аналоговом сумматоре инвертирующий вход которого соединен с выходом интегратора со сбросом, первый вход которого объединен с аналоговым входом множительного преобразователя код - напряжение и подключен к выходу операционного усилителя, инвертирующий вход которого соединен с выходом множительного преобразователя код - напряжение, а прямой вход - с выходом преобразователя код - напряжение приращения, при этом прямые входы аналоговых сумматоров первого и второго фильтров нижних частот соединены с выходами соответственно первого и второго множительных преобразователей код напряжение, цифровые входы множительных преобразователей код - напряжение объединены и подключены к выходу регистра кода частоты, а вторые входы интеграторов со сбросом объединены и соединены с вторым выходом блока синхронизации, причем входы преобразователей код - напряжение приращения первого и второго фильтров нижних частот подключены соответственно к инверсному выходу регистра синуса и второму выходу регистра косинуса, а выходы аналоговых сумматоров являются соответственно выходными шинами косинуса и синуса.

   SU „ 1195449 >