SU1187207A1 - Magnetic recording device - Google Patents
Magnetic recording device Download PDFInfo
- Publication number
- SU1187207A1 SU1187207A1 SU843780668A SU3780668A SU1187207A1 SU 1187207 A1 SU1187207 A1 SU 1187207A1 SU 843780668 A SU843780668 A SU 843780668A SU 3780668 A SU3780668 A SU 3780668A SU 1187207 A1 SU1187207 A1 SU 1187207A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- inputs
- output
- outputs
- counter
- Prior art date
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
УСТРОЙСТВО ДЛЯ МАГНИТНОЙ ЗАПИСИ, содержащее блок буферной пам ти, вход которого соединен с шиной данных, а выход - с магнитным накопителем , два адресных счетчика, соединенных через мультиплексор с адресными входами блока буферной пам ти, коммутатор. два выхода которого подключены к в адресных счетчиков, реверсивный сч( управл ющие входы которого и упра щие входы магнитного накопител сое ны с выходами предпоследних раз адресных счетчиков, первый элемен первый вход которого соединен с первы ходом реверсивного счетчика, второй щиной синхросигналов, а выход - с пс входом коммутатора, отличающеес что, с целью повышени помехозащ ности, в него введены дополнительны1 мент И и элемент ИЛИ, входы кот соединены с первым и вторым выходал версивного счетчика, а выход подключе ному из входов дополнитльного элемен другой вход последнего подключен к в управлени магнитного накопител , а соединен с вторым входом коммут;A DEVICE FOR MAGNETIC RECORDING, containing a block of buffer memory, the input of which is connected to the data bus, and the output - with a magnetic drive, two address counters connected through a multiplexer to the address inputs of the block of buffer memory, a switch. two outputs of which are connected to address counters, reversing midrange (the control inputs of which and the control inputs of the magnetic storage unit are connected to the outputs of the penultimate time addressable counters, the first element of the first input is connected to the first counter of the reversing counter, the second clock signal, and the output With the ps input of the switch, it is different that, in order to increase the noise immunity, an additional AND and an OR element are entered into it, the cat inputs are connected to the first and second outputs of the Versatile counter, and the output connected to the input One additional element connects the other input of the latter to the control of the magnetic storage device, and a switch is connected to the second input;
Description
Изобретение относитс к технике магнитной записи, а именно к устройствам дл записи дискретных данных на магнитный носитель.The invention relates to a magnetic recording technique, namely, devices for recording discrete data on magnetic media.
Цель изобретени - повышение помехоустойчивости устройства.The purpose of the invention is to improve the noise immunity of the device.
На чертеже приведена структурна схема предлагаемого устройства.The drawing shows a block diagram of the proposed device.
Устройство содержит соединенные определенным образом шину 1 данных, блок 2 буферной пам ти, магнитный накопитель 3, мультиплексор 4, адресные счетчики 5 и 6, реверсивный счетчик 7, инвертор 8, элемент И 9, шину 10 синхросигналов, коммутатор 11, элемент ИЛИ 12 дополнительный элемент И 13.The device contains a data bus 1, a buffer memory unit 2, a magnetic drive 3, a multiplexer 4, address counters 5 and 6, a reversing counter 7, an inverter 8, an AND 9 element, a sync 10 bus, a switch 11, an OR 12 additional element element and 13.
Устройство работает следующим образом.The device works as follows.
Байты данных поступают на шину 1. Синхросигнал, сопровождаюш.ий каждый байт, подаетс на шину 10 и далее через элемент И 9 и коммутатор 11 на вход адресного счетчика 5, состо ние которого определ ет адрес записи в блоке 2 буферной пам ти, при этом с выхода реверсивного счетчика 7 через инвертор 8 подаетс сигнал разрешени на вход элемента И 9. При по влении сигнала на предпоследнем из выходов счетчика 5 производитс пуск магнитного накопител 3 и переброс реверсивного счетчика 7, с выхода которого черезThe data bytes go to bus 1. The clock signal, followed by each byte, is fed to bus 10 and then through AND 9 and switch 11 to the input of address counter 5, the state of which determines the write address in block 2 of the buffer memory, From the output of the reversible counter 7, an enable signal is sent through the inverter 8 to the input of the element I 9. When a signal appears at the penultimate of the outputs of the counter 5, the magnetic storage device 3 is started and the reversing counter 7 is transferred, from which
элемент ИЛИ 12 подаетс разрешающий сигнал на один из входов элемента и 13. При достижении магнитным носителем номинальной скорости, с выхода управлени магнитного накопител 3 подаетс разрешающий сигнал на другой вход элемента И 13, а сигналом с выхода последнего разрешаетс прохождение импульсов на счетный вход адресного счетчика 6, определ ющего адрес считывани данных в накопитель 3. Вывод данных из блока 2 в накопитель 3 производитс до тех пор, пока на предпоследнем выходе счетчика 6 не по витс сигнал. По этому сигналу осуществл етс останов магнитного носител , обратный переброс реверсивного счетчика 7 и подача запрещающего сигнала на вход элемента И 13, при этом вывод данных с блока 2 в накопитель 3 прекращаетс .the element OR 12 is supplied with a permitting signal to one of the inputs of the element and 13. When the magnetic carrier reaches the rated speed, a control signal is sent from the control output of the magnetic storage device 3 to the other input of the element I 13, and a signal from the output of the latter allows the passage of pulses to the counting input of the address counter 6 defining the address of reading the data into the accumulator 3. The output of the data from the block 2 to the accumulator 3 is performed until the signal appears at the penultimate output of the counter 6. This signal is used to stop the magnetic carrier, reverse the reversal of the reversible counter 7, and supply the inhibit signal to the input of the And element 13, while the data output from block 2 to the accumulator 3 stops.
Блокировкой коммутатора 11 с выхода элемента И 13 обеспечиваетс устойчива работа адресного счетчика 6 при воздействии мешающих сигналов.By blocking the switch 11 from the output of the element 13, the work of the address counter 6 is stable when exposed to interfering signals.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843780668A SU1187207A1 (en) | 1984-08-10 | 1984-08-10 | Magnetic recording device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843780668A SU1187207A1 (en) | 1984-08-10 | 1984-08-10 | Magnetic recording device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1187207A1 true SU1187207A1 (en) | 1985-10-23 |
Family
ID=21134730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843780668A SU1187207A1 (en) | 1984-08-10 | 1984-08-10 | Magnetic recording device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1187207A1 (en) |
-
1984
- 1984-08-10 SU SU843780668A patent/SU1187207A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 834746, кл. G 11 В 5/09, 979. Авторское свидетельство СССР № 1030844, кл. G 11 В 5/09, 1981. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1187207A1 (en) | Magnetic recording device | |
SU663113A1 (en) | Binary counter | |
SU720507A1 (en) | Buffer memory | |
SU1282141A1 (en) | Buffer storage | |
SU1387042A1 (en) | Buffer storage device | |
SU1725394A1 (en) | Counting device | |
SU1513520A1 (en) | Stack | |
SU607283A1 (en) | Arrangement for monitoring storage units | |
RU1807523C (en) | Buffer storage | |
SU1325565A1 (en) | Buffer memory | |
SU576588A1 (en) | Magnetic digital recording apparatus | |
SU1080165A1 (en) | Information readout device | |
SU1290423A1 (en) | Buffer storage | |
SU1765849A1 (en) | Buffer memory device | |
SU1367042A1 (en) | Read-only memory | |
SU1660013A1 (en) | Device for set union | |
SU1282107A1 (en) | Information input device | |
SU1686451A1 (en) | Device for interfacing information source with processor | |
SU1714684A1 (en) | Buffer memory | |
SU642878A1 (en) | Arrangement for selecting video signal of complex predetermined shape | |
SU1531168A1 (en) | Read-out device | |
SU1695386A1 (en) | Digital delay device | |
SU1278869A1 (en) | Interface for linking electronic computer with peripheral equipment | |
SU1536365A1 (en) | Information input device | |
SU450233A1 (en) | Memory device |