SU1185340A1 - Устройство дл определени количества единиц в двоичном числе - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ КОЛИЧЕСТВА ЕДИНИЦ В ДВОИЧНОМ ЧИСЛЕ, содержащее счетчик, первый и второй элементы И, элемент И-НЕ, первый и второй и /2-разр дные блоки фиксации единиц, где h - количество разр дов двоичного числа, причем первый и второй входы и выход первого элемента И соединены соответственно с выходом элемента И-НЕ, тактовым входом устройства и первым суммирующим входом счетчика , выход второго элемента И  вл етс  сигнальным выходом устройства, отл.ичающеес  тем, что, с целью упрощени  устройства, в него введены третий и четвертый элементы И, каждый из 11 /2-разр дных блоков фиксации единиц содержат в каждом разр де RS -триггер, первый элемент И, в каждом разр де, кроме первого , второй и третий элементы И, причем информационный вход каждого разр да И /2-разр дного блока фиксации единиц соединен с входом установки в единичное состо ние триггера соответствующего разр да, тактовый входh /2-разр дного блока фиксации единиц соединен с первыми входами первых элементов И всех разр дов, выход первого элемента И каждого разр да соединен с входом установки в HyfieBoe состо ние триггеров соответствующего разр да, пр мой выход триггера первого разр да соединен с вторым входом первого элемента И первого разр да, инверсньп выход триггера первого разр да соединен с первыми входами второго и третьего элементов И второго разр да, пр мые выходы триггеров каждого разр да, кроме первого, соединены с вторыми входами вторых элементов И соответствующих разр дов, инверсные выходы триггеров (Л каждого разр да, кроме первого, соединены с вторыми входами третьих элементов И соответствующих разр дов, выходы вторых элементов И каждого разр да, кроме первого, соединены с вторыми входами первых элементов И соответствующих разр дов, выходы 00 ел третьих элементов И каждого разр да, кроме первого и последнего, соедисо нены с первыми входами вторых и тре4 тьих элементов И последующих разр дов , выход третьего элемента И последнего разр да  вл етс  выходом h/2-разр дного блока фиксации единиц , тактовый вход устройства соединен с тактовыми входами первого и второго h/2-разр дных блоков фиксации единиц и с первым входом третьего элемента И, второй вход и выход которого соединены соответственно с выходом элемента И-НЕ и вторым суммирующим входом счетчика, разр дные выходы которого  вл ютс  информационными выходами устройства, .вы

Description

ход первого h/2-раэр дного блока фиксации единиц соединен с первым входом второго элемента И, первым входом элемента И-НЕ и первым инверсным входом четвертого элемента И, выход второго h/2-разр дного бло ка фиксации единиц соединен с вторы входом второго элемента И, вторым входом элемента И-НЕ и вторым инверсным входом четвертого элемента выход которого соединен с инверсным 40 входом первого элемента И и третьим входом третьего элемента И, информационные входы первого и /2-раэ р дного блока фиксации единиц соединены с соответствующими старшими разр дами информационного входа устройства , информационные входы второго h/2-разр дного блока фиксации единиц соединены с соответствующими младшими разр дами информационного входа устройства.

I

Изобретение относитс  к вычислительной технике и может быть использовано в качестве устройства контрол  цифровой техники.

Цель изобретени  - упрощение устройства .

На чертеже схематично изображено предлагаемое устройство.

Устройство содержит счетчик .1, элементы И 2, 3, 4 и 5, элемент И-НЕ 6, блоки 7 и 8 фиксации единиц, тактовый вход 9 устройства, выходы 1-0 блоков фиксации единиц, .управл ющий выход 11 устройства, группа информационных выходов 12 устройства, каждый блок фиксации единиц содержит .h/2 триггеров 13, где h - количество разр дов двоичного числа, первый разр д () блоков 7 и 8 содержит элементы И 14, каждый i-и разр д блоков 7 и 8 (,3,..., h/2) содержит элементы И 14, 15 и 16.

Устройство работает следующим образом .

В исходном состо нии счетчик 1 находитс  в нулевом состо нии, триггеры 13 блоков 7 и 8 фиксации единиц имеют состо ние, соответствующее кодо вой комбинации соответственно старшим h/2 и младщим h/2 разр дам двоичного И-разр дного числа, подаваемого по информационным входам 17 устройства.

При поступлении тактовьк импульсов на вход 9 устройства происходит одновременно вьщеление единиц в блоках 7 и 8 и подсчет их счетчиком 1 следующим образом.

Первый тактовый импульс поступает на вход элементов И 14 первого разр да блоков 7 и 8. Если в первом

разр де блоков 7 и 8 записана единиц ( триггеры 13 первого разр да в единичном состо нии), то сигнал 1 через элемент И 14 поступает на нулевой вход соответствующего триггера 13, который установит его в нулевое состо ние, чем обеспечиваетс  условие последующего вьщелени  единиц из второго, третьего и т.д. разр да (в зависимости от состо ни  триггеров 13 второго, третьего и т.д. разр дов блока) блоков 7 и 8 при втором тактовом импульсе. При этом выделенные две единицы с первого и второго каналов фиксируютс  в счетчике 1 следующим образом.

Отсутствие сигналов с выходов 10 блоков 7 и 8 свидетельствуют о том, что единицы обнаружены в старших и в младших разр дах числа. По разрешающему сигналу с выхода элемента И 4 через элемент И 3 тактовый импульс подаетс  на счетный вход второго младшего (2 ) разр да счетчика 1. Таким образом происходит подсчет парных единиц, выделенных по блокам 7. и 8„

Если в первом разр де блоков 7 и 8 записаны-нули (триггеры 13 первого разр да в нулевом состо нии), сигнал с нулевого выхода триггеров обеспечивает условие вьоделени  единицы с второго разр да через элементы И 15 и 14, а при нулевом состо ни триггера 13 второго разр да (сигнал с выхода элементов И 16 второго разр да ) - из третьего разр да и т.д.

Очередные тактовые импульсы, аналогично устанавлива  i -е триггеры блоков 7 и 8 в нулевое состо ние, че

Claims (1)

1. УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ КОЛИЧЕСТВА ЕДИНИЦ В ДВОИЧНОМ ЧИСЛЕ, содержащее счетчик, первый и второй элементы И, элемент И-НЕ, первый и второй Ц /2-разрядные блоки' фиксации единиц, где и - количество разрядов двоичного числа, причем пер'вый и второй входы и выход первого элемента И соединены соответственно с выходом элемента И-НЕ, тактовым входом устройства и первым суммирующим входом счетчика, выход второго элемента И является сигнальным выходом устройства, отличающееся тем, что, с целью упрощения устройства, в него введены третий и четвертый элементы

   И, каждый из и/2-разрядных блоков фиксации единиц содержат в каждом разряде RS -триггер, первый элемент И, в каждом разряде, кроме первого, второй и третий элементы И, причем информационный вход каждого разряда h /2-разрядного блока фиксации единиц соединен с входом установки в единичное состояние триггера соответствующего разряда, тактовый входЦ /2-разрядного блока фиксации единиц соединен с первыми входами первых элементов И всех разрядов, выход первого элемента И каждого разряда соединен с входом установки в нулевое состояние триггеров соответствующего разряда, прямой выход триггера первого разряда соединен с вторым входом первого элемента И первого разряда, инверсный выход триггера первого разряда соединен с первыми входами второго и третьего элементов И второго разряда, прямые выходы триггеров каждого разряда, кроме первого, соединены с вторыми входами вторых элементов И соответствующих <о разрядов, инверсные выходы триггеров каждого разряда, кроме первого, соединены с вторыми входами третьих элементов И соответствующих разрядов, выходы вторых элементов И каждого разряда, кроме первого, соединены с вторыми входами первых элементов И соответствующих разрядов, выходы третьих элементов И каждого разряда, кроме первого и последнего, соединены с первыми входами вторых и третьих элементов И последующих разрядов, выход третьего элемента И последнего разряда является выходом h/2-разрядного блока фиксации единиц, тактовый вход устройства соединен с тактовыми входами первого и второго м/2-разрядных блоков фиксации единиц и с первым входом третьего элемента И, второй вход и выход которого соединены соответственно с выходом элемента И-НЕ и вторым суммирующим входом счетчика, разрядные выходы которого являются информационными выходами устройства, .выSU ,.„1185340 входом первого элемента И и третьим входом третьего элемента И, информационные входы первого и /2-разрядного блока фиксации единиц соединены с соответствующими старшими разрядами информационного входа устройства, информационные входы второго h/2-разрядного блока фиксации единиц соединены с соответствующими младшими разрядами информационного входа устройства.

   ход первого и/2-разрядного блока фиксации единиц соединен с первым входом второго элемента И, первым входом элемента И-НЕ и первым инверсным входом четвертого элемента

   И, выход второго h/2-разрядного блока фиксации единиц соединен с вторым входом второго элемента И, вторым входом элемента И—НЕ и вторым инверсным входом четвертого элемента И выход которого соединен с инверсным