SU1157663A1

SU1157663A1 - Pulse train generator

Info

Publication number: SU1157663A1
Application number: SU833588969A
Authority: SU
Inventors: Геннадий Петрович Дроздов; Лев Васильевич Крюков; Сергей Васильевич Куликов; Владимир Васильевич Литвиненко
Original assignee: Предприятие П/Я А-1923
Priority date: 1983-05-06
Filing date: 1983-05-06
Publication date: 1985-05-23

Abstract

ГЕНЕРАТОР СЕРИЙ ИМПУЛЬСОВ, содержащий элемент И, первый вход которого подключен к выходу генератора тактовой частоты, выход элемента И подключен к входу счетчика импульсов , выходы которого подключены к первым входам блока сравнени кодов. вторые входы которого соединены с выходами основных элементов ИЛИ, регистр сдвига, разр дные входы которого подключены к шине Пуск, отличающийс тем, что, с целью повьшени надежности, в него дополнительно введены элемент ИЛИ и формирователь импульсов, вход которого подключеи к выходу блока сравнени кодов, а выход формировател импульсов соединен с входом обнулени счетчика импульсов и с С-входом регистра сдвига, разр дные выходы которого соответственно подключены к входам основных элементов ИЛИ и дополнительного элемента ИЛИ, выход которого подключен к второму входу (Л элемента И,The PULSE SERIES GENERATOR, containing the element AND, the first input of which is connected to the output of the clock frequency generator, the output of the element AND is connected to the input of the pulse counter, the outputs of which are connected to the first inputs of the code comparison unit. the second inputs of which are connected to the outputs of the main OR elements, the shift register, the bit inputs of which are connected to the Start bus, characterized in that, in order to increase reliability, the OR element and the driver of the pulses are added to it, the input of which is connected to the output of the code comparison unit and the pulse driver output is connected to the pulse counter zero input and with the shift register input C, the bit outputs of which are respectively connected to the inputs of the main OR elements and the additional OR element, The output of which is connected to the second input (L of the element AND,

Description

СПSP

Од О)Od O)

со Изобретение относитс к импульсной технике и может быть использовано в программно-временных устройствах и устройствах контрол . Известны устройства дл генерации Серий импульсов, содержащие последовательно соединенные управл ющий триггер, управл емый генератор, счетчик импульсов, п триггеров, п элементов И и п задающих элементов, соединенные через элементы сравнени с выходами счетчика СП.The invention relates to a pulse technique and can be used in software-temporary devices and control devices. Devices are known for generating a series of pulses comprising a series-connected control trigger, a controlled oscillator, a pulse counter, n triggers, n elements And and n driver elements connected through elements of comparison with the outputs of the counter SP.

Недостатком устройства вл етс его сложность и, как следствие, пониженна надежность. Это объ сн етс тем, что дл получени сигналов на п выходах необходимо п блоков сравнени кодов, состо щих их К элементов сравнени .The disadvantage of the device is its complexity and, as a result, reduced reliability. This is due to the fact that in order to receive signals at the n outputs, n blocks of comparison of codes, consisting of K elements of comparison, are necessary.

Наиболее близким к изобретению по технической сущности вл етс генератор серий импульсов, содержащий элемент И, первый вход которого подключей к выходу генератора тактовой частоты , выход элемента И подключен к входу счетчика импульсов,, выходы которого подключены к первым входам блока сравнени кодов, вторые в;ходы которого соединены с выходами элементов ИЛИ, регистр сдвига, разр дные входы которого подключены к первым входам блока сравнени кодов, вторые входы которого соединены с выходами элементов ИЛИ, регистр сдвига , разр дные входы которого подключены к щине Пуск а также задатчики кодов, элементы И, триггер C2J.The closest to the invention to the technical essence is a pulse train generator containing an element AND, the first input of which is connected to the output of the clock frequency generator, the output of the element AND is connected to the input of a pulse counter, the outputs of which are connected to the first inputs of the code comparison unit, the second in; the strokes of which are connected to the outputs of the OR elements, the shift register, the bit inputs of which are connected to the first inputs of the code comparison unit, the second inputs of which are connected to the outputs of the OR elements, the shift register, bits the inputs of which are connected to the Start command and also the code adjusters, the elements And, the trigger C2J.

Недостатком известного генератора вл етс то, что дл его реализации требуетс большое количество элементов , а следовательно, у него пониженна надежность. Это обуславливаетс тем, что дл получени пачек импульсов с большим числом импульсов требуетс большое количество разр дов счетчика, а следовательно, элементов сравнени в блоке сравнени кодов и элементов ИЛИ. Это объ сн етс тем, что от момента поступлени пускового И1 шульса до окончани рабочего цикла (генераци всех импульсов в серии) счетчик работает без обнулени . В течение всего цикла происходит суммирование кодов задающих элементов, что требует большой емкости счетчикаThe disadvantage of the known generator is that its implementation requires a large number of elements, and therefore, it has reduced reliability. This is due to the fact that a large number of bits of the counter, and therefore the comparison elements in the comparison block of the codes and the OR elements, are required to obtain bursts of pulses with a large number of pulses. This is due to the fact that from the moment of arrival of the starting I1 pulse to the end of the operating cycle (generation of all pulses in the series) the counter works without zeroing. During the whole cycle, the summation of the codes of the control elements takes place, which requires a large counter capacity.

Цепью изобретени вл етс повышение надежности устройства. The chain of the invention is to increase the reliability of the device.

регистр сдвига, разр дные входы которого подключены к щине Пуск, дополнительно введены элемент ИЖ и формирователь импульсов, вход которого подключен к выходу блока сравнени кодов, а выход формировател импульсов соединен с входом обнулени счетчика импульсов и с С-входом регистра сдвига, разр дные выходы которого соответственно подключены к входам основных элементов ШШ и дополнительного элемента ИЛИ, выход которого подключен к второму входу элемента И.the shift register, the bit inputs of which are connected to the Start bar, an IZH element and a pulse shaper are added, the input of which is connected to the output of the code comparison unit, and the output of the pulse shaper is connected to the zero input of the pulse counter and the C input of the shift register, bit outputs which, respectively, are connected to the inputs of the main elements of SHS and an additional element OR, the output of which is connected to the second input of element I.

На фиг.1 приведена функциональна схема генератора серий импульсов; на фиг,2 - возможна реализаци формировател импульсов; на фиг.З пример реализации блока сравнени кодов.Figure 1 shows the functional diagram of the generator of a series of pulses; FIG. 2 shows the possible implementation of a pulse former; Fig. 3 is an example of the implementation of the code comparison block.

Генератор серий импульсов (фиг.1) содержит генератор тактовой частоты , элемент И 2, счетчик 3 импульсов блок 4 сравнени кодов, регистр 5 сдвига, элемент ИЛИ 6, элементы ИЛИ 7, формирователь 8 импульсов, шину 9 Пуск, выходные шины 10 и 11 генератора .The pulse train generator (Fig. 1) contains a clock frequency generator, an AND 2 element, a 3 pulse counter, a code comparison unit 4, a shift register 5, an OR 6 element, an OR 7 elements, a pulse shaper 8, a Start bus 9, output buses 10 and 11 generator.

Генератор 1 тактовой частоты через элемент И 2 подключен к счетному входу счетчика 3 импульсов, выходы которого подключены к первым входам блока 4 сравнени кодов,-вторые входы блока 4 сравнени кодов подключены к выходам элементов ИЛИ 7, шина 9 Пуск подключена к входам разр дов регистра 5 сдвига, выходы регистра 5 сдвига подключены к элементам ШШ 7, и через элемент ИЛИ 6 на вход элемента И 2, выход блока 4 сравнени кодов через формирователь 8 импульсов подключен к входу счетчика 3 импульсов и входу регистра 5 сдвига.The clock frequency generator 1 is connected through the AND 2 element to the counting input of the 3 pulse counter, the outputs of which are connected to the first inputs of the code comparison unit 4, the second inputs of the code comparison unit 4 are connected to the outputs of the OR 7 elements, the 9 Start bus is connected to the inputs of the register bits 5 shift, the outputs of the shift register 5 are connected to the SHSh 7 elements, and through the OR element 6 to the input of the AND element 2, the output of the code comparison unit 4 through the pulse shaper 8 is connected to the input of the pulse counter 3 and the shift register 5.

Формирователь 8 (фиг.2), состоит из 1К-триггера 12 и элемента И-НЕ 13. Блок 4 сравнени кодов (фиг.З) определ ет равенство одного двоичного числа другому (это равенство опреПоставленна цель достигетс тем, что в генератор серий импульсов, содержащий элемент И, первый вход которого подключен к выходу генератора тактовой частоты, выход элемента И подключен ко входу счетчика импульсов , выходы которого подключены к первым входам блока сравнени кодов, вторые входы которого соединены с выходами основных элементов ИЛИ, дёл етс дл каждой пары двоичных разр дов двух чисел), причем при равенстве одного двоичного числа дру гому блок 4 сравнени кодов вырабаты вает выходной сигнал, состоит из элементов И 14, элементов ИЛИ 15 и многовходового элемента И 16. Генератор работает следующим образом . По сигналу, поступающему на шину , в первый разр д регистра 5 заноситс единица, а в остальные нуль . С выхода элемента ИЛИ 6 на вход элемента И 2 поступает единица и импульсы тактовой частоты генератора 1 через элемент И 2 поступают на вход счетчика 3 Одновременно сигнал единиць с первого разр да регистра 5 поступает на входы соответствующих элементов ИЛИ 7. В момент равенства кода на выходах счетчика 3 и кода, поступающего с выхода элементов ИЛИ 7, на выходе блока 4 сравнени кодов вырабатываетс импульс напр жени . Этот импульс посту пает на формирователь 8, который вырабатывает импульс напр жени , длительность которого меньщё периода следовани импульсов тактовой частоты . Этот импульс поступает на R-вход счетчика 3 и обнул ет его. Одновременно этот импульс поступает на вход регистра 5 и производит запись единиЩ) из первого во второй разр д регистра 5, На первой выходной шине 10формируетс передний фронт первого выходного импульса. С выхода второго разр да регистра 5 единица поступает на другие входы элементов ИЛИ 7. На выходах элементов ИЛИ 7 формируетс код, соответствующий времени окончани первого импульса, который поступает на входы блока 4 сравненк кодов. При равенстве кодов на выходах счетчика 3 импульсов и кода на выходах элементов ИЛИ 7, блок 4 сравнени кодов вновь вырабатьгоает импульс напр жени , который через формирователь 8 поступает на вход обнулени счетчика 3 и производит запись единицы из второго в третий разр д регистра 5. Б результате формируетс задний фронт импульса на выходной шине 10. Аналогично происходит формирование следующего выходного импульса на выхрдной шине 1I. Таким образом, задава значени кодов на выходах элементов ИЛIi 7, можно формировать последовательность пр моугольных импульсов напр жени . По окончании рабочего цикла во всех разр дах регистра 5 происходит запись нулей. На выходе элемента ИЛИ 6 по вл етс нуль, который поступает на вход элемента И 2 и импульсы тактовой частоты не поступают на вход счетчика 3 импульсов. В предлагаемом генераторе (фиг.1) задание кодов временных интервалов производитс путем подключени входов элементов ИЛИ 7 непосредственно к выходам регистра 5 сдвига, В этом случае длительности импульсов в пачке посто нны и не могут перестраиватьс от одного рабочего цикла к другому, В случае, если необходимо перестраивать длительности импульсов от одного цикла работы к другому, коды временных интервалов могут задаватьс , как в известном устройстве - задающими элементами через группы элементов И, Таким образом, использование в генераторе пачек импульсов вновь введенных элементов позвол ет сократить количество элементов на его реализацию. Вместо счетчика импульсов с количеством разр дов, определ емым количеством импульсов в пачке и длительностью этих импульсов, в предлагаемом устройстве необходимое количество разр дов счетчика импульсов определ етс наибольшей длительностью генерируемого импульса. Кроме того, уменьшаетс и количество элементов сравнени в устройстве сравнени кодов, а следовательно, и элементов ЮШ, За счет уменьшени числа элементов и св зей соответственно повышаетс надежность устройства.The shaper 8 (FIG. 2) consists of a 1K flip-flop 12 and an NAND 13 element. The code comparison unit 4 (FIG. 3) determines the equality of one binary number to another (this equality is a defined goal achieved by the fact that the pulse train generator containing the AND element, the first input of which is connected to the output of the clock generator, the output of the AND element is connected to the input of the pulse counter, the outputs of which are connected to the first inputs of the code comparison unit, the second inputs of which are connected to the outputs of the main OR elements, cing bits of two numbers), with Vaeth output signal at one binary number equal Drew Gomu unit 4 comparing vyrabaty codes consists of the AND 14, OR elements 15 and multi-input AND gate 16. The generator operates as follows. The signal sent to the bus is entered in the first bit of register 5, one is entered, and in the rest zero. From the output of the element OR 6, the unit 1 enters the input of the element AND 2 and the pulses of the clock frequency of the generator 1 through the element AND 2 arrive at the input of the counter 3 At the same time, the unit signal from the first register bit 5 enters the inputs of the corresponding elements OR 7. the counter 3 and the code coming from the output of the elements OR 7, a voltage pulse is generated at the output of the code comparison unit 4. This impulse is delivered to the driver 8, which produces a voltage pulse, the duration of which is shorter than the period of the pulse frequency. This pulse arrives at the R-input of counter 3 and zeroes it. At the same time, this pulse arrives at the input of register 5 and records one) from the first to the second digit of register 5. The leading edge of the first output pulse is formed on the first output bus 10. From the output of the second bit of register 5, the unit enters the other inputs of the elements OR 7. At the outputs of the elements OR 7, a code is formed corresponding to the end time of the first pulse, which is fed to the inputs of block 4 of the comparison of codes. If the codes at the outputs of the counter 3 pulses and the code at the outputs of the elements 7 are equal, block 4 compares the voltage pulse again, which through the driver 8 enters the zeroing input of the counter 3 and records the unit from the second to the third digit of the register 5. B As a result, the leading edge of the pulse on the output bus 10 is formed. Similarly, the formation of the next output pulse on the exhaust bus 1I occurs. Thus, by setting the values of the codes at the outputs of the elements of ILIi 7, it is possible to form a sequence of rectangular voltage pulses. At the end of the work cycle, zero bits are written in all bits of register 5. At the output of the element OR 6, a zero appears, which enters the input of the element AND 2 and the clock frequency pulses do not arrive at the input of the counter 3 pulses. In the proposed generator (Fig. 1), the assignment of time interval codes is made by connecting the inputs of the elements OR 7 directly to the outputs of the shift register 5, In this case, the pulse durations in the burst are constant and cannot be rearranged from one operating cycle to another. it is necessary to rebuild the duration of the pulses from one cycle of operation to another, time slot codes can be set, as in a known device, by specifying elements through groups of elements AND, Thus, using D bursts newly introduced elements allows to reduce the number of elements for its implementation. Instead of a pulse counter with the number of bits determined by the number of pulses in a burst and the duration of these pulses, in the proposed device the required number of bits of the pulse counter is determined by the longest pulse generated. In addition, the number of comparison elements in the comparison device of codes, and, consequently, of the SS elements, is also reduced. By reducing the number of elements and connections, the reliability of the device is accordingly increased.

О т ЧO t h

К TO

Claims

SERIES OF PULSES GENERATOR, containing the AND element, the first input of which is connected to the output of the clock generator, the output of the element

And connected to the input of the pulse counter, the outputs of which are connected to the first inputs of the code comparison unit, the second inputs of which are connected to the outputs of the main elements OR, a shift register, the bit inputs of which are connected to the Start bus, characterized in that, in order to increase reliability, it additionally introduced an OR element and a pulse shaper, the input of which is connected to the output of the code comparison unit, and the output of the pulse shaper is connected to the input of zeroing the pulse counter and to the C-input of the shift register, the bit outputs are which, respectively, are connected to the inputs of the main elements of OR and the additional element OR, the output of which is connected to the second input of the element I.

1 1157663