SU1125617A1 - Устройство дл сопр жени вычислительной машины с аппаратурой передачи данных - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ С АППАРАТУРОЙ ПЕРЕДАЧИ ДАННЬК, содержащее блок управлени  обменом, блок фиксации.режима приема и блок фиксации режима передачи, пёрвьй выход блока фи1ссаций режима приема соединен с упр авл ющим входой приемного регистра сдвига, выход которог-о соединен .с информа,ционным входом регистра приема, блок контрол  по четности, первый выход блока фиксации режима передачи соединен с. управл к цим входом передающего регистра сдвига, блок формировани  контрольного бита и регистр передачи, .при этом блок управлени  обменом содержит дешифратор команд, регистр команд, регистр обменов, коммутатор и регистр прерываний, . информационный вход регистра команд через дешифратор команд подключен к шине кодов команд и прерываний вычислительной машины, первый, второй, третий, четвертый и п тый разр дные выходы регистра команд соединены соответственно с первым и вторым входами блоков фиксации режима приема и фиксации режима передачи и первым входом регистра обменов, второй, третий, четвертый и п тый входы которого соединены соответственно с вторым и треть-, им выходами блоков фиксации режима приема и фиксации режима передачи, вход-выход регистра обменов и регистра прерываний соединен с шиной служебных сигналов вычислительной Мишины , соединенной также с управл ющим входом коммутатора, информационный вход которого соединен с выходом регистра обменов, а первый и второй выходы соединены соответственно с первыми входами регистра прерываний и регистра передачи, выход блока контрол  по четности соединен с вторым входом регистра прерываний, ёыход которого соединен с шиной кодов команд и прерываний вычислительной машины, управл ющий .вход регистра команд , соединен с шиной служебн ых сигналов вычислительной машины, синхровходы блрков фиксации режима приема и режима передачи соединены .с шиной служебных сигналов вычислительной машины, соединенной также 0 с входами сброса регистра приема Л э и регистра передачи, отличающеес  тем, что, с целью расширени  области применени  устройства, в него введены входной регистр, п ть коммутаторов, три схеюл сравнени , регистр состо ни , регистр кода задержки, регистр настройки, дешифратор режимов, регистр установки цепей, причем вход устройства подключен к информационному входу входного регистра, вход, сброса которого соединен с шиной служебных сигналов вычислительной машины, а выход соединен с первым информационным

Description

входом первого коммутатора, управл ющий вход которого -соединен с первым выходом дешифратора режимов, второй выход дешифратора режимов подключен к разрешающему входу первой схемы сравнени , первый информационный вход которой соединен с выходом регистра состо ни , информационный вход которого, второй информационный вход первой схемы сравнени , первый информационный вход второго коммутатора соединены с первым выходом первого коммутатора , второй и третий выходы которого подключены к информационным входам приемного регистра сдвига и регистра кода задержки, управл ющий вход которого соединен с четвертым выходом блока фиксации режима приема, п тый выход которого соединен . с управл ющим входом регистра приема , входы сброса регистра состо ни , регистра установки цепей и регистра настройки соединены с шиной служебных сигналов вычислительной машины, первый выход регистра настройки подключен к первому информационному входу второй схемы сравнени , второй информационный вход которой и вход блока контрол  по четности соединены с выходом приемного регистра сдвига, выход регистра приема подключен к второму информационному входу второго коммутатора , третий информационный вход которого соединен, с выходом регистра кода задержки, а первый и вторс й управл ющие входы соединены соответственно с третьим выходом коммутатора блока управлени  обменом и третьим выходом дешифратора режимов, четвертый, п тый, шестой и седьмой выходы которого соединены соответственно с управл кицими входами блока контрол  по четности и блоI ка формировани  контрольного бита,

разрешающим входом второй схемы сранени , третьими входами блоков фиксции режима приема и режима передачи выход регистра передачи соединен с. первым информационным входом третьего коммутатора, первый и второй управл ющие входы которого соединен

соответственно с шиной служебных синалов вычислительной машины и четветым выходом блока фиксации режима передачи,; информационный вход регисра передачи сое цинен с информационной шиной вычислительной машины, соединенной также с выходом второго коммутатора и с информационными входами регистра установки цепей и регистра настройки, управл ющий вход которого соединен с четвертым выходом коммутатора блока управлени  обменом, а выход - с входом дешифратора режимов выходы второй и третьей схем сравнени  соединены соответственно с третьим и четвертым входами регистра прерываний блока управлени  обменом, п тый вход регистра прерываний и шестой вход коммутатора которого соединены с дыходом первой схемы сравнени , п тый выход коммутатора блока управлени ; обменом соединен с управл ющим входом регистра установки цепей , первый выход которого соединен с первым информационным входом третьей схемы сравнени  и вторым информационным входом третьего коммутатора, выход которого соединен с информационными входами блока формировани  контрольного бита, четвертого коммутатора и вторым информационным входом третьей схемы сравнени , разрешающий вход которой соединен с восьмым выходом дешифратора режимов, третий выход которого соединен с первым управл кицим входом п того коммутатора ,, выход которого соединен с вторым информационным входом перво го коммутатора и  вл етс  выходом устройства, а второй, третий k четвертый управл ющие входы п того коммутатора соединены соответственно. с выходом регистра установки цепей, шестым выходом блока фиксации режима приема и п тым выходом блока фиксации режима передачи, четвертые и п тые .входы которых соединены соответственно с шиной служебных сигналов вычислительной машины, с четвертым и п тым выходами первого коммутатора , шестой выход которого соединен с первым информационным входом п того коммутатора, второй информационный вход которого соединен с выходом передающего регистра сдвига, информационный вход которого соединен с выходом четвертого коммутатора, управл ющий и второй информационный входы которого соединены соответст-м венко с дев тым выходом дешифратора

режимов и выходом блока формировани  контрольного бита,

2. Устройство по п. 1, отличающеес  тем, что блок фиксации режима приема содержит два коммутатора , регистр, два элемента И, счетчик битов приема, дешифратор битов приема, схему сравнени , счетчик знаков приема, дешифратор знаков приема, причем первые входы первого коммутатора и первого элемента И образуют п тый вход блока, выход первого коммутатора соединен с первым входом регистра, второй вход которого  вл етс  четвертым входом блока, а первый выход соединен с вторым входом первого элемента И и  вл етс  первым выходом блока, выход первого элемента И соединен с первым входом счетчика битов приема, выход которого через дешифратор битов приема соединен с первьм входом схемы сравнени , второй вход которой и второй вход первого коммутатора образуют третий вход блока, выход схемы сравнени  соединен с вторым входом счетчика битов приема , первым входом второго элемента И и первым входом второго коммутатора, выход которого  вл етс  третьим выходом блока, а второй вход соединен с первым выходом дешифратора знаков приема, вход которого соединен с вы ходом счетчика знаков приема, первый вход которого соединен с вькодом второго элемента И, второй вход которого и третий вход второго коммутатора объединены и  вл ютс  вторым входом блока, первый выход дешифратора знаков приема соединен с вторалм входом счетчика знаков приема, третий вход первого коммутатора  вл етс  первым входом блока, второй и четвертый выходы которого соединены с вторым вькодом регистра, третий выход которого  вл етс  шестым выходом блока, выход схемы сравнени , первый и второй выходы дешифратора знаков приема образуют п тый выход блока.,

3, Устройство по П.1, отличающеес  тем, что блок фиксации режима передачи содержит два коммутатора, два элемента И,, регистр счетчик битов передачи, дешифратор битов передачи, схему сравнени , счетчик знаков передачи и дешифратор знаков передачи, причем первый вход первого коммутатора  вл етс  первым входом блока, а выход соединен с первым входом регистра, второй вход и первый-выход которого  вл ютс  соответственно четвертым входом и п тым выходом блока, второй выход регистра  вл етс  вторым выходом блока и соединен с первым входом первого элемента И, второй вход которого и второй вход первого коммутатора образуют п тый вход блока, выход первого элемента И соединен с первым входом счетчика битов передачи, выход которого через дешифратор битов передачи соединен с первым входом схемы сравнени , второй вход которой и третий вход первого коммутатора образует третий вход блока, четвертый вход первого коммутатора, первые входы второго элемента И и второго коммутатора образуют второй вход блока, выход схемы сравнени  соединен с вторыми входами счетчика битов передачи , второго элемента И и второго коммутатора , третий вход которого соединен с выходом дешифратора знаков передачи, вход которого соединен

с выходом счетчика знаков передачи, первый вход которого соединен с выходо м второго элейента И, выходы схемы сравнени , и первого элемента И образуют первый выхдд блока, первый выход дешифратора соединен с вторым входом счетчика знаков передачи, первый и второй выходы дешифратора знаков передачи образ т четвертый

выход блока.

1 -

Изобретение относитс  к вычислительной технике, в частности к устройствам дл  сопр жени  ЭВМ с аппаратурой передачи данных, может быть использовано в системах сбора, обработки и отображени  различного рода информации и позвол ет организовывать многомашинные комплексы как на основе нескольких специализированных 5 ЭВМ, так и на базе спеи;иализированной ЭВМ и ЭВМ ЕС-1033, объединенных между собой по каналам св зи.

Подключение устройства сопр жени  к ЕС-1033 осуществл етс  с помощью технических средств телеобработки данных ЕС ЭВМ, использующих последовательный ввод-вывод информации.

В ЕС ЭВМ используетс  довольно обширньй перечень различных устройств дл  передачи данных - модемов. Каждое из них имеет свой набор входных и выходных цепей, разные скорости передачи данных, а также обладает различными характеристиками по управА лению передачей данных и взаимодейстВИЮ управл ющих цепей.

Помимо этих устройств в комплексах сбора и обработки информации необходимо использовать и другие устройства, в частности аппаратуру передачи данных типа АККОРД СС-П (устройства преобразовани  сигналов УПС, устройство защиты от ошибок УЗО

и др.) .

Такое разнообразие внешних устройств требует от устройства сопр жени  универсальных характеристик.

Известно устройство сопр жени , которое используетс  в составе мультиплексора передачи данных МПД-3 дл  подключени  к ЕС ЭВМ модемов, обеспечивающих передачу информации по телефонным лини м св зи последовательным кодом. Устройство содержит узел фиксации управл ющих сигналов, регистр состо ни , регистр команд, узел согласовани  с блоком стандартного сопр жени  и тестером, узел тактов, дешифратор команд, узел режимов, узел контрольной последовательности, узел управлени  контрольной последовательностью , узел счётчиков, узел регистров, дешифратор символа, буферный регистр, узел управлени  буферным регистром, узел окончани  команд и блоков данных, узел многопунктовой работы, узел набора номера, узел специализированного режима работы, узел цепей обмена с модемом и тестером, узел цепей обмена с автоматическим вызьгоным устройством и тестером ll .

Однако данное устройство обеспечивает обмен информацией только синхронным методом с использованием позначной синхронизации. Поэтому данное устройство не может подключатьс  к устройствам, работающим по методу асийхронной передачи. Обмен информацией между устройством и ЭВМ производитс  лишь в коде КОИ-7. Перестройка на различную длину формата знаков не предусмотрена. В устройстве реализуетс  контроль на нечетность, а контроль на четность не предусмотрен. Данное устройство не обеспечивает анализ произвольно заданных служебньк символов, а производит анализ только определенных служебных символов. Все это сужает диапазон подключаемой к устройству аппаратуры передачи данных.

Наиболее близким к изобретению по технической сущности  вл етс  асинхронный интерфейсный адаптер св зи, который используетс  дл  асинхронной информационной св зи между микроэвм и внешними устройствами. Обмен информацией между адаптером и внешними устройствами производитс  последовательным кодом. Известное устройство содержит мультиплексор передачи данных, адресную логику, регистр передачи, регистр приема, регистр состо ни , регистр команд, два синхрогенератора,синхронизирующую логику, схему формировани  четности , приемный регистр сдвига, передающий регистр сдвига, схему управлени  приемом, схему управлени - передачей , схему выбора коэффициента синхроделител , схему прерывани , схему контрол  на четность JY.

Однако известное устройство предназначено только дл  асинхронной св зи с аппаратурой передачи данных. Кроме того, и в адаптере СА-2, в известном устройстве назначение и количество цепей обмена с аппаратурой передачи данных жестко фиксировано и не может быть выбрано произвольно в зависимости от конкретных потребностей потребител . Поэтому известное устройство обеспечивает сопр жение только с определенным типом аппаратуры передачи данных и не может без изменений структуры устройства подстраиватьс  под другой тип аппаратуры передачи данных. Таким-образом, известное устройство не обеспечивает сопр жение с разнотипными внешними устройствами, т.е. не обеспечивает требуемую универсальность применени . Известное устройство не позвол ет реализовать различные по структуре звень  передачи данных. Это сужает область применени  устройства. Целью изобретени   вл етс  расширение области применени  устройства путем обеспечени  сопр жени  вычис лительной машины с разнотипными внеш ними устройствами. Поставленна  цель достигаетс  тем что в устройство дл  сопр жени  вычислительной машины с аппаратурой передачи данных, содержащее блок управлени  обменом, блок фиксации режима приема и блок фиксации режима передачи, первый выход блока фиксации режима приема соединен с управл ющим входом приемного регистра сдвига, выход которого соединен с информационным входом регистра приема, блок контрол  по четности, первый вькод блока фиксахдаи режима передачи соединен с управл ющим вхо дом пе редающего регистра сдвига, блок формировани  контрольногр бита и регистр передачи, при.этом блок управлени  обменом содержит депшфра тор команд, регистр команд, регистр обменов, коммутатор и регистр npejf u ваний, информационный вход регистра команд через дешифратор Команд подключен к шине кодов команд и прерыва НИИ вычислительной машины, первый, второй, третийj четвертьй и п тый разр дные выходы регистра команд сое динены соответственно с первым и. вторьм входами блоков 4 1ксации режима приема и фиксации режима передачи и первым входом регистра обменов, второй, третий, четвертый и п тьй входы которого соединены соответственно с BTopbw и третьим выходами блоков фиксации режимд приема и фиксации режима передачи, вход-выход регистра обменов и perncTj a прерываний соединен с шиной служебных сигналов вычислительной машины, соединенной также с управл н цим входом коммутатора, информационный вход которого соединён с выходом регистра обменов, а первый и второй выходы соединены соответственно с первыми входами регистр прерываний и регйС1 ра передачи, выход блока контрол  по четности соединен с вторым входом регистра прерываний, выход кото ,ррго соединен с шиной кодов команд и прерываний вычислительной машины. управл ющий вход регистра команд coe

динен с шиной служебных сигналов вычислительной машины, синхровходы . блоков фикса10П1 режима приема и режймой выходы которого соединены соответственно с управл ющими входами блока контрол  по четности и блоха ма передачи соединены с шиной служебных сигналов вычислительной маши- ны, соединенной также с входами сбррса регистра приема и регистра передачи , введены входной регистр, п ть ; коммутаторов, три схемы сравнени , : регистр состо ни , регистр кода аадержки , регистр настройки, дешифратор режимов, регистр .установки цепей, причем вход устройства подключен к информационному, входу входного регистра , вход сброса которого соединен с шиной служебных сигналов вычиог лительной машины, а выход соединен с первым информационным входом первого коммутатора, управл к ций вход ; которого соединен с первым выходсж дешифратора режимов, второй выход J дешифратора режимов подключен к раз- решающему входу первой схемы сравнени , первый информационный вход которой соединен с выходом регистра состо ни , информационный вход которого второй информационный вход первой схемы сравнени , первый информационный вход второго коммутатора coeдинef ны с первьм выходом первого коммутатора , второй и третий выходы которого подключены к информационным приемного регистра сдвига и регистра кода задержки, управл ющий вход которого соединен с четвертым выходом блока фиксахщи режима приема, п тый выход которого соединен : с управл юпщм входом регистра приема, входы сброса регистра состо ни , регистра установки цепей и регистра настройки соединены с шиной служебных сигналов вычислительной машины, первый выход регистра нас гройки подключен к первому информационному второй схемы сравнени , второй информационный вход которой и вход блока контрол  по четности соединены с выходом приемного регистра сдвига, выход регистра приема подключен к второму информационному входу второго коммутатора, третий информационный вход которого соединен с выходом регистра кода задержки, а первый и второй управл ющие входы соединены соответственно с третьим выходом коммутатора блока управлени  обменом и третьим выходом дешиф атора режиMOB , четвертый, п тый, шестой-и седьформировани  контрольного бита, разрешающим входом второй схемы сравнени , третьими входами блоков фиксации режима приема и режима передачи, выход регистра передачи соединен с перовым информационным входом третьего коммутатора, первый и в горой управл ющие входы которого соединены соответственно с шиной служебных сигналов вычислительной машины и четвертым вькодом блока фиксации режима передачи, информационный вход регистра передачи соединен с информационной пшной вычислительной машины, соединенной также с выходом второго коммутатора и с информационными входами регистра установки цепей и регистра настройки, управл ющи вход которого соединен с четвертым выходом коммутатора блока управлени  обменом, а выход - с входом дешифратора режимов, выходы второй и третьей схем сравнени  соединены соответственно с третьим и четвертым входами регистра прерываний блока управлени  обменом, п тый вход регистра прерываний и шестой вход коммутатора которого соединены с выходом первой схемы сравнени , п тый выход коммутатора блока управлени  обме- ном соединен с управл ющим входом регистра установки цепей, первый выход которого соединен с первым информационным входом третьей схемы сравнени  и вторым информационным входом третьего коммутатора, выход которого соединен с информационными входами блока формировани  контрольного бита, четвертого коммутатора и вторым информационным входом треть ей схемы сравнени , разрешающий вход которой соединен с восьмым выходом дешифратора режимов, третий выход, которого соединен с первым управл ющим входом п того коммутатора, выход которого соединен с вторым информаI . ционным входом первого коммутатора. и  вл етс  выходом устройства, а второй, тречий и четвертый управл ющие входы п того коммутатора соединены соответственно с выходом регист ра установки цепей, шестым выходом блока фиксации режима приема и п тым выходом блока фиксации режима переда чи, четвертые и п тые входы которых соединены соответственно с шиной слу жебных сигналов вычислительной машины , с четвертым и п тым выходами первого коммутатора, шестой выход ко торог.о соединен с первьм информационным вхЬдом п того коммутатора, второй информационный вход которого соединен с выходом передающего регистра сдвига, информационный вход которого соединен с выходом четвертого коммутатора, управл ющий и второй информационный входы которого соединены соответственно с дев тым выходом дешифратора режимов и вькодом блока формировани  контрольного бита . Кроме того, блок фиксации режима приема содержит два коммутатора, регистр , два элемента И, счетчик битов приема, дешифратор битов приема, схему сравнени , счетчик знаков приема , дешифратор знаков приема, причем первые входы первого коммутатора и первого элемента И образуют п тьй вход блока, выход первого коммутатора соединен с первым входом регистра , второй вход которого  вл етс  четвертым входом блока, а первый выход соединен с вторым входом первого элемента И. и  вл етс  первым выходом блока, выход первого элемента И соединен с первым входом счетчика битов приема, выход которого через дешифратор битов приема соединен с первым входом схемы сравнени , второй вход которой и второй вход первого коммутатора образуют третий вход блока, выход схемы сравнени  соединен с вторым входом счетчика битов приема, первым входом второго элемента И и первым входом второго коммутатора, выход которого  вл етс  третьим выходом блока, а второй вход соединен с первым выходом дешифратора знаков приема, вход которого соединен с выходом счетчика знаков приема, первый вход которого соединен с выходом второго элемента И, второй вход которого и третий вход второго коммутатора объединены и  вл ютс  вторьм входом блока , первый выход дешифратора знаков , приема соединен с вторым входом счетчика знаков приема, третий вход первого коммутатора  вл етс  первым входом блока, второй и четвертый выходы которого соединены с вторым выходом регистра, третий выход которого  вл етс  шестым выходом , выход схемы сравнени , первый и второй выходы дешифратора знаков приема образуют п тый выхЬд блока. Кроме того, блок фиксации режима передачи содер/ ит два коммутатора, два элемента И, регистр, счетчик .битов передачи, дешифратор битов передачи , схему сравнени , счетчик знаков передачи и дешифратор знаков передачи, причем первый вход первого коммутатора  вл етс  первым входом блока, а выход соединен с первым ВХОДОМ-регистра, второй вход и первый выход которого  вл ютс  соответственно четвертым входом и п тым выходом блока, второй выход регистра,  вл етс  вторым, выходом блока и сое. динен с первым входом первого элемента И, второй вход которого и в.торой вход первого коммутатора образуют, п тый вход блока, выход первого элемента И соединен с первым входом счетчика битов передачи, выход которого: через дешифратор битов передачи соединен с первым входом схемы сравнени , второй вход которой и третий вход первого коммутатора образуют . третий вход блока, четвертый вХод первого коммутатора, первые входы второго элемента И и второго коммутатора образуют второй вход блока, . . выход схемы сравнени  соединен с вторыми входами счетчика битов передачи второго элемента И и второго коммутатора , третий вход которого соединен с выходом дешифратора знаков передачи , вход которого соединен с выходом счётчика знаков передачи, первый вхр которого соединен с выходом второго элемента И, выходы схемы сравнени  и первого элемента И образуют первый выход блока, первый выход депшфратор соединен с вторьм входом счетчика зн ков передачи, первый и второй выходы дешифратора знаков передачи образуют четвертый выход блока. На фиг. 1 изображена структурна  схема устройства дл  сопр жени  вычислительной машинц с аппаратурой пе редачи данных; на фиг. 2 - структурные схемы блока фиксации режима прие ма, блока управлени  обменом, блока фиксации режима передачи. Устройство дл  сопр жени  вычисли тельной машины с аппаратурой передачи данных содержит входной регистр 1 первый коммутатор 2, первую схему 3 сравд1ени , регистр 4 состо ни , приемный регистр 5 сдвига, регистр 6 кода задержки, блок 7 фиксации режим приема, регистр 8 приема, вторую схе му 9 сравнени , регистр 10 настройки, блок 11 контрол  почетности, второй коммутатор 12, дешифратор 13 режимов, блок 14 управлени  обменом, регистр 15 передачи, третий коммутатор 16, блок 17 фиксации режима передачи , блок 18 формировани  контрольного бита, четвертый коммутатор 19, третью схему 20 сравнени , ре- гистр 21 установки цепей, передающий регистр 22 сдвига, п тый коммутатор 23, шину 24 кодов команд и прерываний вычислительной машины, ти-, ну 25 служебных сигналов вычислительной машины, информационную шину 26 вычислительной машины, Е(ход 27 и выход 28 устройства, входы и выходы 29 - 34 блока 7, входы и выходы 35 - 42 блока 14, входы и выходы 43 - 47 блока 17, Входной регистр 1 предназначен дл  запоминани  текущего состо ни  входных цепей устройства. Коммутатор 2 предназначен дл  ком мутации сигналов с вькода регистра 1 и в тестовом режиме сигналов с выхода коммутатора 23, Схема 3 сравнени  и регистр 4 состо ни  предназначены дл  выделени  момента изменени  значений сигналов во входных цеп х устройства и форми- ровани  сигнала запроса прерывани  .Изменилось состо ние входных цепей Приемный регистр 5 сдвига предназначен дл  приёма и формировани  информационных знаков, поступающих на его вход, последовательным кодом. Регистр 6 кода задержки предназначен дл  приема и хранени  значений задержки информации в канале св зи, поступающих на его вход, последовательным кодом. Блок 7 фиксации режима приема .; -. предназначен дл  формировани  управл ющих сигналов приема. Регистр 8 приема предназначен дл  формировани  и передачи знаков вычислительной машине. Схема 9 сравнени  предназначена дл  опознани  служебных символов приема , заданных в регистре 10 с помощью программы ЭШ, и формировани  сигнала запроса прерывани  Служебный символ приема опознан. Регистр 10 настройки предиазначе  дл  хранени  двадцатичетырезсразр дного числа, определ ющего заданные :

программой ЭВМ режим работы устройства и служебный символ приема.

Блок. 11 контрол  по четности пред назначен дл  контрол  прин того знака по четности или нечетности в зависимости от сигнала, устанавливаю .щего способ контрол , путем сложени  семи битов принимаемого знака и формировани  сигнала запроса прерывани  Опшбка контрол  приема в случае несовпадени  контрольного бита знака с вычисленной суммой.

Коммутатор 12 предназначен дл  вьщачи в канал ЭВМ в режиме аппаратного управлени  цеп ми информации и данных о задержке информации в канале св зи, в режиме программно-аппаратного управлени  цеп ми - текущего значени  сигналов во входных цеп х устройства, информации и данных о задержке информации, а в режиме программного управлени  цеп ми - текущего значени  во входных цеп х устройства .

Дешифратор 13 режимов предназначен дл  дешифрации кода, определ ющего заданный режим работы устройства .

Блок 14 управлени  обменом предна .значен дл  организации обмена информацией между устройством и каналом специализированной ЭВМ.

Регистр 15 передачи предназначен дл  приема и хранени  информации, принимаемой из канала ЭВМ.

Коммутатор 16 .предназначен дл  последовательной выдачи байтов двадцатичетырехразр дного слова, хран щегос  в регистре 15, и служебного, символа передачи при установлении синхронизации или при отсутствии информации дл  передачи.

Блок 17 фиксации режима передачи предназначен дл  формировани  управл ющих сигналов передачи.

Блок 18 формировани  контрольного бита предназначен дл  формировани  контрольного бита знака путем сложени  семи передаваемого знака,причем в зависимости от сигнала, устанавливающего способ контрол , формируетс  контрольный бит, соответствующий либо четному, либо нечетному знаку.

Коммутатор 19 предназначен дл  формировани  знака передачи путем од новременной вьздачи информационных битов знака, число которых определ етс  заданным форматом знака, кроме того, в асинхронном режиме битов старт и стоп, посто нно заданных на входа: коммутатора 19 (причем, стопова - посыпка может быть двойной), а также контрольного бита знака в режиме с контролем по четности или нечетности .

Схема 20 сравнени  предназначена дл  опознани  служебных символов пе- редачи, заданных в регистре 21 с помощью программы ЭВМ, и формировани  сигнала запроса прерывани  Служебный символ передачи опознан.

Регистр 21 установки цепей предназначен дл  хранени  служебного символа передачи (в первых восьми разр дах ) и кода, определ ющего состо ние выходных цепей устройства при программном управлении цел ми.

Передающий регистр 22 сдвига предназначен дл  формировани  последовательного кода информационных знаков и передачи их в аппаратуру передачи данных.

Коммутатор 23 предназначен дл .выдачи на выход 28 устройства в режиме аппаратного управлени  цеп ми информации в последовательном коде с выхода регистра 22, синхронизирующих сигналов с шестого выхода коммутатора 2 и управл ющих сигналов с выходов 32 и 47 блоков 7 и 17 фиксации соответственно, в режиме программноаппаратного управлени  цеп ми - информации в последовательном коде с выхода регистра 22, синхросигналов с щестого выхода коммутатора 2 и сигналов , определ ющих состо ние управл ющих цепей устройства с соответствующих разр дов регистра 21, а в режиме программного управлени  цеп ми - кода, записанного в регистре 21 . Шина 24 предназначена дл  обеспечени  взаимодействи  устройства с ка налом специализированной ЭВМ с помощью кодов команд и прерываний. i . .

Шина. 25 предназначена дл  обеспечени  взаимодействи  устройства с каналом специализированной ЭВМ с помощью управл ющих сигналов. К таким сигналам относ тс  сигналы сброса, синхросигналы, сигнал установки команды , сигнал опроса требований обмена , ретранслированный сигнал опроса требований обмена, сигнал опроса требований прерьшаний и ретранслированный сигнал опроса требований прерываний , сигнал ввода-вывода, сигнал конца св зи, сигнал готовности. Шина 26 предназначена дл  обмена устройства с каналом специализиро ванной ЭВМ управл ющими и информационными словами. Вход 27 предназначен дл  ввода в устройство с аппаратуры передачи данных информации в последовательном коде, управл ющих и синхронизирующих сигналов. Выход 28 предназначен дл  вывода из устройства в аппаратуру передачи данных информации в последовательном коде, управл ющих и синх.ронизирующих сигналов. Блок 7 фиксации режима приема содержит шестой коммутатор 48, регистр 49, первый элемент И 50, счетчик 51 битов приема, дешифратор 52 битов приема, четвертую схему 53 сравнени , второй, элемент И 54, счет чик 55 знаков приема, дешифратор 56 знаков приема и седьмой коммутатор 57.. Коммутатор 48 предназначен дл  :Ввода в регистр 49 при включенном приеме сигнала Аппаратура передачи данных готова (АПДГ), сигнала Принимаемые данные вьщаютс  (ПОДВ) в синхронном режиме обмена с устройством защиты от ошибок, сигнала Де тектор принимаемого линейного сигнала (ДГШС) в синхронном режиме обмена с устройством преобразовани  сигналов, стартовой посыпки Принимаемые данные (НМД) в асинхронном режиме обмена с устройством преобразовани  сигналов и си нала Задержка информации выдаетс  (ЗИВ) при поотуплении в устройство значени  задержки информации. Регистр 49 предназначен дл  формировани  управл юищх сигналов приема ., Элемент И 50 счетчик 51, дешифра тор 52.и схема 53 сравнени  предназначены дл  формировани  сигнала управлени  приемом знака в регистр в Элемент И 54, счетчик 55 и дешифратор 56 предназначены дл  формировани  сигналов, управл ющих приемом знаков слова в регистр В, в пословном режиме обмена. БЛОК 14 управлени  обменом содержит дешифратор 58 команд, регистр 59 команд, регистр 60 обменов, восьмой коммутатор 61, регистр 62 прерываний 1714 Дешифратор 58, вход которого подключен к щине 24, предназначен дл  дешифрации кода операции прин той команды. Регистр 59 предназначен дл  запоминани  команд, поступающих в устройство . Регистр 60 предназначен дл  фиксации запросов обмена. Коммутатор 61 предназначен дл  выдачи по упра.вл ющим сигналам, поступающим из канала ЭВМ, сигналов приема в регистры 10, 15 и 21, сигнала управлени  коммутатором 12 и сигналов запроса прерываний Подготовка окончена, Конец приема, Конец передачи. Регистр 62 предназначен дл  фиксации запросов прерываний. Блок 17 фиксации режима передачи, содержит дев тый коммутатор 63, регистр 64, третий элемент И 65, счетчик 66 битов передачи, дешифратор 67 битов передачи, п тую схему 68 сравнени , четвертый элемент И 69, счетчик 70 знаков передачи, дешифратор 71 знаков передачи, дес тый коммутатор 72. Коммутатор 63 предназначен дл  ввода в регистр 64 сигналов, включающих прием или передачу, и при включенной передаче - сигналов АПДГ и Готов к передаче (ГПД). Регистр 64 предНазначен. дл  формировани  управл ющих сигналов передачи . Элемент И 65, счетчик 66, дешифратор 67 и схема 68 сравнени  предназначены дл  формировани  сигналов управлени  регистром 22. Элемент И 69, счетчик 70 и дешифратор 71 предназначены дл  формиро- вани  сигналов управлени  коммутатором 16 и сигнала запроса обмена по передаче в пословном режиме обмена. Коммутатор 72 предназначен дл  передачи в регистр 60 в качестве запроса обмана по передаче сигнала, фиксирующего момент передачи знака в байтовом режиме, и сигнала, фиксирун цего момент передачи слова в пословном .режиме обмена. Устройство может работать в различных режимах, причем режим работы устройства определ етс  заданным программойЭВМ содержимым регистра 10 настройки. 15 1 В устройстве можно задавать три основных режима работы, отличающихс  способом управлени  цеп ми обмена с аппаратурой передачи данных. Аппаратный способ управлени  цеп ми реализуетс  блоками 7,14 и 17. При таком способе управлени  обменом со стороны ЭВМ требуютс  минимальные затраты времени, поскольку от программы требуютс  только включение-выключение обмена и обработка возникающих прерываний. Программно-аппаратный способ управлени  цеп ми используетс  дл  организации взаимодействи  с теми типами аппаратуры передачи данных логика работы которых при установлении св зи отличаетс  от работы . устройств,, дл  которых предусмотрена аппаратна  реализаци  управлени , а передача данных осуществл етс  также. При этом способе управлени  взаимодействие цепей управлени  осуществл етс  по командам, поступающим из ЭВМ, в, то врем  как обмен данными и синхронизирующими сигналами осуществл етс  аппаратно. При использовании этого способа управлени  цеп ми врем  вычислительного устройства затрачиваетс  на установление св зи с аппаратурой передачи данных и на окончание обмена. Сам же процесс обмена данными, занимающий большую часть всего времени обмена, происходит без участи  программы и вьшолн етс  самосто тельно, . Программный способ управлени ;цеп ми позвол ет реализовать любой алгоритм обмена информацией с аппара . турой передачи данных, в том числе и любую скорость передачи . При программном способе управлени  обмен с аппаратурой передачи данных требует затрат времени программы гораздо больше, чем при аппаратном и программно-аппаратном, но зато этот способ дает возможность реализовать обмен с любым внепшим устройством, использующим последозательный вводвывод информации, если число требующихс  цепей не выводит за пределы, установленные в устройстве. Так как аппаратное управление цеп ми в устройстве при этом не работает, назначение цепей может быть выбрано прои вольно по желанию пользовател . Измен   содержимое регистра 10 в устройстве могут быть заданы 716 следующие режимы работы: синхронныйи асинхронный; с контродем знаков по четности или по нечетности и .без контрол ; с анализом служебных символов.приема или передачи и без анализа; с опросом входных цепей и без опроса; с устройствами защиты от ошибок или с устройствами преобразовани  сигналов. Кроме того, значени  соответствующих разр дов регистра 10 определ ют длину знака (от п ти до восьми разр дов). При настройке устройства может быть задан .режим тестового контрол . При этом устройство логически отключаетс  от подключенной к нему внешней аппаратуры, а выходные цепи подключаютс  к входам устройства. В этом режиме может быть проверено прохождение информации через все устройство. Настройка устройства на межмашинный обмен заключаетс  в установке соответствующего разр да регистра 10 дл  устройства, реализующего сторону аппаратуры передачи данньк. При этом снимаетс  блокировка, котора  возникает при попытке, аппаратурыпередачи данных первой начать обмен. Если настройка на межмашинный обмензадаетс  в обоих устройствах сопр жени  одновременно, то любое устрой ство может инициировать обмен. Работа с устройством начинаетс  сподачи от ЭВМ по шине 24 команд Настройка на; режим (HP) и Установка цепей (УЦ). Эти команды, как и любые другие, поступают.на дешифратор 58 команд блока 14 управлени  обменом. Расшифрованный код команды заноситс  в регистр 59 команд. Команды HP и УЦ перевод т устройство в режим подготовки. После установки команды в регистр 59 начинаетс  ее выполнение. Формируемые при этом сигналы поступают на входы регистра 60 обменов в качестве сигналов запроса обмена. Требовани  на обслуживание запросов обмена передаютс  от устройства к ЭВМ. Получив сообщение о наличии запроса обмена, ЭВМ обслуживает запрос , имеющий высший приоритет среди Лоступивших запросов, после чего разр д регистра 60, соответствующий обслуженному запросу, устанавливаетс  в ноль и производитс  переход к обслуживанию следующего запроса в соответствии с приоритетом. Выполнение, команд HP и YV, заканчиваетс  записью в регистры 10 и 21 содержимого соответствующих  чеек пам ти ЭВМ. Прием в регистры 10 и-21 осуществл етс  -по управл ющим сигналам, формируемым соответственно на выходах 40 и 41 коммутатора 61 блока 14 управлени  обменом.. После выполнени  команд HP и УЦ на выходе коммутатора 61 формируетс  сигнал Подготовка окончена, который в качестве запроса прерывани  поступает в регистр 62 прерываний, В этом регистре фиксируютс  все запросы прерываний, возникающие в уст ройстве по тем или иным причинам. ЭВМ, получив сообщение о наличии за проса прерывани , обслуживает запро сы в соответствии с установленным между ними приоритетом. Дл  включени  устройства в работ по обмену информацией, по шине 24 из ЭВМ в устройство подаютс  команды Прием байтаьог, Прием словами Передача, байтами, Передача слова по кбторым на выходе регист-;ра 59 команд формируютс  сигналы Прием и Передача. По вление эти сигналов разрешает функционирование блока 7 фиксации режима приема и бл ка 17 фиксации режима передачи соот ветственно. В режиме аппаратного управлени  цеп ми сигналы Прием или Передача  оступают с первого и четвертог выходов регистра 59 через коммутатор 63 на вход регистра 64. При это если сигнал АПДГ на входе устройства отсутствует, то на выхода 47 блока 17 формируетс  сигнал Оконеч ное оборудование данных готово (ООДГ), поступающий через коммутатор 23 в аппаратуру передачи данных Сигнал ответа о готовности аппарату ры передачи данных АПДГ с регистра через коммутатор 2 поступает на вхо ды 29 и 44 коммутаторов 48 и 63 бло ков.. 7 и 17 соответственно. По сигналу АЦЦГ, поступающему через коммутатор 48 на вход регистра 49, на первом его выходе формируетс  сигнал Готов к приему (ГПМ который с выхода 32 через коммутатор 23 вьщаетс  в аппаратуру п.ередачи данных. В том случае, если обмен производитс  с устройством защиты от оши-, бок в синхронном режиме, то поступающий с аппаратуры передачи данных на вход регистра 49 сигнал ПВДВ формирует на втором его вкходе 30 сигнал управлени  приемным регистром 5 сдвига. Этот сигнал разрешает сдвиг информации в регистре 5, а также разрешает прохождение синхроимпульсов на вход счетчика 51« Информаци , поступагаца  через регистр 1 и коммутатор 2 на вход регистра 5, вдвигаетс  в этот регистр. При каждом сдвиге в регистре 5 происходит увеличение содержимого счетчика 51 на единицу. Число необходимых сдвигов определ етс  заданным в ре.гистре 10 настройки форматом знаков. После приема каждого знака содержимое регистра 5 переписываетс  в регистр 8. Если задан байтовый режим обмена, то после записи каждого знака в регистр 8 на выходе коммутатора 57 по сигналу совпадени  содержимого счетчика 51 с числом , означающим длину знака, формируетс  сигнал Запрос обмена по приему (ЗОПМ). По этому сигналу содержимое регистр 8 передаетс  по шине 26 в канал ЭВМ. При пословном режиме обмена регистр 8 последовательно заполн етс  трем  знаками, отсчитываемыми счетчиком 55, и толь- . ко потом возникает ЗОПМ. Окончание приема знаков определ етс  моментом сн ти  сигнала ПМДВ или подачей от ЭВМ команды Отключить прием. При обмене с устройством преобразовани  сигналов в аситсррнном режиме прием начинаетс  при по влении стартовой посыпки ПМД. Прием и упаковка знаков в регистр приема осуществл етс  также, как при работе, с устройством защиты от ошибок. После приема информационной части каждого знака осуществл етс  контроль знака по четности. Если контрольный бит знака не совпадает с вычисленной суммой, то блок 11 контрол  по четности формирует сигнал Ошибка контрол  приема, поступающий на вход 6 регистра 62 прерываний в качестве запроса прерывани . При обмене с устройством преобразовани  сигналов в синхронном режиме прием начинаетс  сразу после включени , если при этом сигнал ДППС канала данных находи гс  во включенном состо нии. При этом принимаемые биты посто нно вдвигаютс  в регистр 5. Подключенна  к выходам регистра 5 схема 9 сравнени - осуществл ет поиск служебного символа приема в принимаемых данных (в данном случае это должен быть код СИН). При обнаружении этого символа информаци  принимаетс  в регистр 8 и далее через коммутатор 12 по шине 26 передаетс  в канал ЭВМ. О приеме служебного символа программе ЭВМ сообщаетс  путем формировани  на выходе схемы 9 сравнени  сигнала Служебный символ приема опознан который в качестве запроса nocTyitaeT на вход 38 регистра 62 прерываний. . В том случае, когда в устройство поступает значение задержки информации в канале св зи, оно накапливаетс  в регистре 6. Прием в регистр 6 производитс  аналогично приему в регистр 5, но при этом управл ииций сиг нал.регистра 6 формируетс  на вйходе 31 по сигналу ЗИВ. Данные о задержке информации могут быть использованы программой дл  органйзацш повторной передачи утер нной информации . I В режиме передачи информации сиг нал АДЦГ, поступающий через коммута тор 63 на вход регистра 64, формирует сигнал Запрос передачи (ЗПД) который с выхода 47 через коммутатор 23 выдаетс  в аппаратуру переда чи данных. В ответ на запрос аппара тура передачи данных выдает сигнал ГИД. После установлени  св зи устройства с аппаратурой передачи данных начинаетс  обмен данными. Си нал, формируемый на выходе регистра 64 по сигналу ГЦЦ, поступает в регистр 60 обменов в качестве начального запроса обмена по переда че. Канал ЭВМ обслуживает этот запрос и записьшает в регистр 15 пере дачи первое слово. Затем содержимое старшего байта через коммутатор 16 подаетс  на коммутатор 19, где в соответствии с заданным в регистре 10 режимом и форматом знаков фор мируетс  информационный знак длиной от 5 до 8 битов, обрампенный битами старт и стоп в асинхронном рв оше передачи и контрольным битом, если задан режим с контролем.по четности или нечетности. При этом стопова  посылка может быть двойной. Подготовленный, таким o6pa3ONf знак записываетс  в передающий регистр 22 сдвига. Сигнал, сформированный на вькоде регистра 64 по сигналу ГПД в режиме передачи, обеспечивает прохождение синхронизирующих импульсов передачи на сдвиговой вход регистра 22 и на счетный вход счетчика 66 битов передачи. При каждом сдвиге в регистре 22 содержимое счетчика 66 увеличиваетс  на единицу . При совпадении содержимого счетчика с числом, означаюпрм длину знака , которое устанавливаетс  с помощью дешифратора 13 по содержимому регистра 10, формируетс  сигнал управлени  регистрЬм 22. Этот сигнал сбрасывает счетч:ик 66, подготавлива  его к счету битов следующего знака. ПРИ передаче информации в байтовом режиме по этому сигналу на выходе коммутатора 72 формируетс  Запрос обмена по передаче (ЗОПД), поступающий на вход регистра 60 обменов. При передаче словами по сигналу совпадени  с выхода схемы 68 сравнени  происходит увеличение на 1 содержимого счетчика 70 знаков передачи. Дешифратор 71 формирует сигналы . управлени  коммутатором 16, которые переключают коммутатор 16, последовательно передаюврй байты слова в коммутатор 19. После передачи всего информационного слова на выходе дешифратора 71 формируетс  сигнал , который через коммутатор 72 поступает в регистр 60 в качестве запроса обмена по передаче. Информаци  поступает на выход 28 устройства через коммутатор 23 в последовательном коде. Окончание передачи информации производитс  по команде от ЭВМ Отключить передачу. В том случае, если задан режим. работы с анализом служебных символов передачи, то схема 20 сравнени  осуществл ет опознание служебного символа передачи в передава:емых данных . О передаче служебного символа программе ЭВМ сообщаетс  путем формировани  на выходе схемы 20 сравнени  сигнала Служебный символ передачи опознан, который в качестве запроса прерывани  поступает на вход 39 регистра 62 прерываний.

При ведении программно-аппаратного или программного обмена управление цеп ми осуществл етс  с использованием входного регистра 1, регистра 21 установки цепей и соответствующих  чеек пам ти ЭВМ ( чейки опроса цепей установки цепей). О состо нии любой из входных цепей устройства программа ЭВМ может узнать, проанализировав содержимое  чейки опроса. Причем содержимое входного регистра, запоминающего текущие значени  входных сигналов, автоматически передаетс  через коммутаторы 2 и 12 по щине 26 в  чейку опроса ЭВМ каждьй раз при изменении состо ни  какой-либо входной цепи устройства. Дл  вьщелени  момента изменени  значений сигналов во входных цеп х устройства используетс  регистр Ли схема 3 сравнени . При этом текущие значени  сигналов во входных цеп х с выхода коммутатора 2 поступают на вход регистра 4 и на вход схемы 3 сравнени , на другой вход которой поступают значени  сигналов во входных цеп х, задержанные регистром 4 на один такт.

При изменении состо ни  входных цепей устройства по сигналу Разрешение опроса входных цепей, поступающему на управл ющий вход схемы 3 сравнени  с выхода дешифратора 13 режимов , на выходе схемы 3 сравнени 

формируетс  сигнал Изменилось состо ние цепей. Этот сигнал поступает в регистр 62 прерьшаний блока 14 в качестве запроса прерывани . По зтому Прерыванию программа ЭВМ может произвести анализ содержимого  чейки опроса н изменить соответствуюцим образом  чейку установки цепей дл  ввдачи ответного сигнала в аппаратуру передачи данных.

При программно аппаратном управлении цеп ми, установив св зь с аппаратурой передачи данных, можно перейти к обмену информации по синхросигналам .

При программном управлении цеп ми передача информации осуществл етс  путем изменени  соответствзпмцим образом содержимого  чейки установки

цепей ЭВМ, которое по команде УЦ

переписываетс  в регистр 21 установки цепей и через коммутатор .23 выдаетс  в аппаратуру передачи данных. Алгоритм взаимодействи  цепей при

этом может быть произвольным.

Таким образом, предлагаемое устройство обладает универсальньми характеристиками, что позвол ет реализовать различные по структуре

звень  передачи данных. Обеспечива  сопр жение с разнотипными внешними . устройствами, оно расшир ет область применени  известного устройства.

-jr

a

KJ

Claims (3)

1. / t. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ С АППАРАТУРОЙ ПЕРЕДАЧИ ДАННЫХ, содержащее блок управления обменом, блок фиксации режима приема и блок фиксации режима передачи, первый выход блока фиксаций режима приема соединен с управляющим входом приемного регистра сдвига, выход которого соединен с информационным входом регистра приема, блок контроля по четности, первый выход блока фиксации режима передачи соединен супрявляющим входом передающего 'регистра сдвига, блок формирования контрольного бита и регистр передачи, при этом блок управления обменом со-· ' держит дешифратор команд, регистр команд, регистр обменов, коммутатор и регистр прерываний, информационный вход регистра команд через дешифратор команд подключен к шине кодов команд и прерываний вычислительной машины, первый, второй, третий, четвертый и пятый разрядные выходы регистра команд соединены соответствен· но с первым и вторым входами блоков фиксации режима приема и фиксации режима передачи и первым входом регистра обменов, второй, третий, четвертый и пятый входы которого соединены Соответственно с вторым и треть-, им выходами блоков фиксации режима приема и фиксации режима передачи, вход-выход регистра обменов и регистра прерываний соединен с шиной служебных сигналов вычислительной машины, соединенной также с управляющим входом коммутатора, информационный вход которого соединен с выходом регистра обменов, а первый и второй выходы соединены соответственно с первыми входами регистра прерываний и регистра передачи, выход блока контроля по четности соединен с вторым входом регистра прерываний, Выход которого соединен с шиной кодов команд и прерываний вычислительной машины, управляющий вход регистра команд- соединен с шиной служебных сигналов вычислительной машины, синхровходы блрков фиксации режима приема и режима передачи соединены . .с шиной служебных сигналов вычислительной машины, соединенной также с входами сброса регистра приема и регистра передачи, отличающееся тем, что, с целью расширения области применения устройства, в него введены входной регистр, пять коммутаторов, три схемам сравнения, регистр состояния, регистр кода задержки, регистр настройки, дешифратор режимов, регистр установки цепей, причем вход устройства подключен к информационному входу входного регистра, вход, сброса которого соединен с шиной служебных сигналов вычислительной машины, а выход соединен с первым информационным

   S.U- (И), 1125617 входом первого коммутатора, управляющий вход которого -соединен с первым выходом дешифратора режимов, второй выход дешифратора режимов подключен к разрешающему входу первой схемы сравнения, первый информационный вход которой соединен с выходом регистра состояния, информационный вход которого, второй информационный вход первой схемы сравнения, первый информационный вход второго коммутатора соединены с первым выходом первого коммутатора, второй и третий выходы которого подключены к информационным входам приемного регистра сдвига и регистра кода задержки, управляющий вход которого соединен с четвертым выходом блока фиксации режима приема, пятый выход которого соединен . с управляющим входом регистра приема, входы сброса регистра состояния, регистра установки цепей й регистра настройки соединены с шиной служебных сигналов вычислительной машины, первый выход регистра настройки подключен к первому информационному входу второй схемы сравнения, второй информационный вход которой и вход блока контроля по четности соединены с выходом приемного регистра сдвига, выход регистра приема подключен к второму информационному входу второго коммутатора, третий информационный вход которого соединен с выходом регистра кода задержки, а первый и второй управляющие входы соединены соответственно с третьим выходом коммутатора блока управления обменом и третьим выходом дешифратора режимов, четвертый, пятый, шестой и седьмой выходы которого соединены соответственно с управляющими входами j блока контроля по четности и блоI ка формирования контрольного бита, разрешающим входом второй схемы сравнения, третьими входами блоков фиксации режима приема и режима передачи, выход регистра передачи соединен с. первым информационным входом третьего коммутатора, первый и второй управляющие входы которого соединены соответственно с шиной служебных сигналов вычислительной машины и четвертым выходом блока фиксации режима передачи,; информационный вход регистра передачи соединен с информацион ной шиной вычислительной машины, соединенной также с выходом второго коммутатора и с информационными входами регистра установки цепей и регистра настройки, управляющий вход которого соединен с четвертым выходом коммутатора блока управления обменом, а выход - с входом дешифратора режимов, выходы второй и третьей схем сравнения соединены соответственно с третьим и четвертым входами регистра прерываний блока управления обменом, пятый вход регистра прерываний и шестой вход коммутатора которого соединены с выходом первой схемы сравнения, пятый выход коммутатора блока управления обменом соединен с управляющим входом регистра установки цепей, первый выход которого соединен с первым информационным входом третьей схемы сравнения и вторым информационным входом третьего коммутатора, выход которого соединен с информационными входами блока формирования контрольного бита, четвертого коммутатора и вторым информационным входом третьей схемы сравнения,разрешающий вход которой соединен с восьмым выходом дешифратора режимов, третий выход которого соединен с первым управляющим входом пятого коммутатора, выход которого соединен с вторым информационным входом перво· го коммутатора и является выходом устройства, а второй, третий И четвертый управляющие входы пятого коммутатора соединены соответственно. с выходом регистра установки цепей, шестым выходом блока фиксации режима приема и пятым выходом блока фиксации режима передачи, четвертые и пятые входы которых соединены соответственно с шиной служебных сигналов вычислительной машины, с четвертым и пятым выходами первого коммутатора, шестой выход которого соединен с первым информационным входом пятого коммутатора, второй информационный вход которого соединен с выходом передающего регистра сдвига, информационный вход которого соединен с выходом четвертого коммутатора, управляющий и второй информационный входы которого соединены соответст- ι венно с девятым выходом дешифратора · режимов й выходом блока формирования контрольного бита.
2. 2. Устройство по π. 1, отличающееся тем, что блок фикса1125617 ции режима приема содержит два коммутатора, регистр, два элемента И, счетчик битов приема, дешифратор битов приема, схему сравнения, счетчик знаков приема, дешифратор знаков приема, причем первые входы первого коммутатора и первого элемента И об разуют пятый вход блока, выход перво го коммутатора соединен с первым входом регистра, второй вход которого является четвертым входом блока, а первый выход соединен с вторым входом первого элемента И и является первым выходом блока, выход первого элемента И соединен с первым входом счетчика битов приема, выход которого через дешифратор битов приема соединен с первым входом схемы сравнения, второй вход которой и второй вход первого коммутатора образуют третий вход блока, выход схемы сравнения соединен с вторым входом счетчика битов приема, первым входом второго элемента И и первым входом второго коммутатора, выход которого является третьим выходом блока, а второй вход соединен с первым выходом дешифратора знаков приема, вход которого соединен с.выходом счетчика знаков приема, первый вход которого соединен с выходом второго элемента И, второй рого и третий вход второго тора объединены и являются входом блока, первый выход вход котокоммута— вторым дешифратора знаков приема соединен с вторым входом счетчика знаков приема, третий вход первого коммутатора является первым входом блока, второй и четвертый выходы которого соединены с вторым выходом регистра, третий выход которого является шестым выходом блока, выход схемы сравнения, первый и второй выходы дешифратора знаков приема образуют пятый выход ' блока.
3. 3. Устройство по п.1, отличающееся тем, что блок фиксации режима передачи содержит два коммутатора, два элемента И, регистр, счетчик битов передачи, дешифратор битов передачи, схему сравнения, счетчик знаков передачи и дешифратор знаков передачи, причем первый вход первого коммутатора является первым входом блока, а выход соединен с первым входом регистра, второй вход и первый'выход которого являются соответственно четвертым входом И пятым выходом блока, второй выход регистра является вторым выходом блока и соединен с первым входом первого элемента И, второй вход которого и второй вход первого коммутатора образуют пятый вход блока, выход первого элемента И соединен с первым входом счетчика битов передачи, выход которого через дешифратор битов передачи соединен с первым входом схемы сравнения, второй вход которой и третий вход первого коммутатора образуют третий вход блока, четвертый вход первого коммутатора, первые входы второго элемента И й второго коммутатора образуют второй вход блока, выход схемы сравнения соединен с вторыми входами счетчика битов передачи, второго элемента И и второго коммутатора, третий вход которого соединен с выходом дешифратора знаков передачи, вход которого соединен с выходом счетчика знаков передачи, первый вход которого соединен с выходом второго элемента И, выходы схемы сравнения, и первого элемента И образуют первый выход блока, первый выход дешифратора соединен с вторым входом счетчика знаков передачи, первый и второй выходы дешифратора знаков передачи образуют четвертый выход блока.