[go: up one dir, main page]

SU1109891A1 - Интерполирующий фильтр - Google Patents

Интерполирующий фильтр Download PDF

Info

Publication number
SU1109891A1
SU1109891A1 SU833575357A SU3575357A SU1109891A1 SU 1109891 A1 SU1109891 A1 SU 1109891A1 SU 833575357 A SU833575357 A SU 833575357A SU 3575357 A SU3575357 A SU 3575357A SU 1109891 A1 SU1109891 A1 SU 1109891A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
unit
integrator
subtraction
Prior art date
Application number
SU833575357A
Other languages
English (en)
Inventor
Виталий Павлович Авдеев
Леонард Абрамович Сульман
Александр Александрович Берлин
Леонид Павлович Мышляев
Original Assignee
Сибирский ордена Трудового Красного Знамени металлургический институт им.Серго Орджоникидзе
Центральное Проектно-Конструкторское Бюро По Системам Автоматизации Производства
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Сибирский ордена Трудового Красного Знамени металлургический институт им.Серго Орджоникидзе, Центральное Проектно-Конструкторское Бюро По Системам Автоматизации Производства filed Critical Сибирский ордена Трудового Красного Знамени металлургический институт им.Серго Орджоникидзе
Priority to SU833575357A priority Critical patent/SU1109891A1/ru
Application granted granted Critical
Publication of SU1109891A1 publication Critical patent/SU1109891A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

ИНТЕРПОЛИРУКШЩЙ ФИЛЬТР,- содержащий последовательно соединенные элемент сравнени , первый вход которого  вл етс  входом интерполирующего фильтра, ограничитель, первьй интегратор, блок задержки и сумматор , а также четыре блока вычитани , п ть масштабирующих элементов и блок пам ти, при этом второй вход элемента сравнени  подключен к выходу первого интегратора, отличающ и и с   тем, что,, с целью повьш1ени  точности фильтровани  в него введены второй, третий, четвертый и п тый интеграторы, четыре блока умножени  и задатчик, при этом последовательно соединенные второй интегратор, первый блок вычитани  и первьй блок умножени  включены между выходом ограничител  и вторым входом .сумматора , последовательно соединенные третий интегратор, второй блок вычитани  и второй блок умножени  включены между выходом первого блока вычитани  и третьим входом сумматора, последовательно соединенные первый масштабирующий элемент, четвертый интегратор, третий блок вычитани  и третий блок умножени  включены между выходом второго блока вычитани  и четвертым входом сумматора, последовательно соединенные второй масштабирую1щй элемент, п тый интегратор , четвертый блок вычитани  и четвертый блок умножени  включены между выходом третьего блока вычитани  и п тым входом сумматора, последовательно соединенные блок пам ти, выход которого подключен к второму входу первого блока вычитани , третий масштабирующий элемент, выход которого подключен к второму входу С0 00 второго блока вычитани , четвертый ма штабирук ций элемент, выход которого подключен к второму входу третьесо го блока вьиитани , и п тый масштабиру ощий элемент включены между выходом второго интегратора и вторым входом четвертого блока вычитани , причем выход задатчика подключен к вторым входам первого, второго, третьего и четвертого блоков умножени .

Description

Изобретение относитс  к радиотех нике и может быть использовано дл  запаздывающего вьщелени  полезной низкочастотной составл ющей измерен ных сигналов, котора  может быть применена, например, при решении за дач запаздьшающего моделировани , а также в обучающихс  по предыстории системах. Известен интерполирующий фильтр содержащий блоки задержки, выходы которых через масштабирующие блоки подключены к блоку суммировани  13 Недостаток интерполирующего фильтра заключаетс  в низкой точнос фильтрации. Наиболее близким к изобретению ПО технической сущности  вл етс  интерполирующий фильтр-, содержащий последовательно соединенные элемент сравнени , ограничитель, интегратор блок задержки-,и сумматор, п блоков пам ти (п+1) блоков вычитани , (п+1) блоков ограничени  и (п+1) масштабирующих элементов, при этом выход интегратора подключен к второ му входу элемента сравнени , первый вход которого  вл етс  входом устройства ii-й блок пам ти, 1-й блок вычитани , i-й блок ограничени  и i-й масштабируюищй элемент (,2, ..п) включены последовательно между входом устройства и (1+1)-ым входом сумматора, (п+1)-и блок вычитани , (п+1)-й блок ограничени  и (п+1)-й масштабирующий элемент включены последовательно между входом устройст ва и (т1+2)-ым входом сумматора, а выход блока задержки соединен с вто рым входом блока вычитани  С21. Недостатком известного интерполирующего фильтра  -вл етс  низка  точность фильтрации, так как уточнение предварительно сглаженного сигнала х (t-t) производитс  по конечному числу, равному п+1, разностей между этим сигналом и значени ми входного сигнала устройства на интервале времени Ct-t, t, а не по всем значени м разностей соот ветствующих непрерывных сигналов внутри указанного отрезка времени. Повысить точность вьиелени  полезного сигнала с помощью известного интерполирующего фильтра можно путем увеличени  количества (п+1) учи тываемых разностей, -однако это св зано с повышением сложности устройства , Кроме того, упом нутые разности наход тс  мевду- значени ми входного сигнала x( , относ щимис  к разным моментам времени t-6-i внутри временного интервала Ct-tr, tl и только одним значением предвари- тельно сглаженного сигнала x(t-t ), тем самым не используетс  полученна  к моменту времени t полезна  информаци  о значени х предварительно сглаженного сигнала внутри отрезка времени tt-t , t1 Целью изобретени   вл етс  повышение точности фильтрации.. I . Цель достигаетс  тем, что в интерполирующий фильтр, содержащий последовательно соединенные элемент сравнени , первый вход которого  вл етс  входом интерполирующего фильтра, ограничитель, первый интегратор, блок задержки и сумматор, а также четьфе блока шлчитани , п ть масштабирующих элементов и блок пам ти, при этом второй вход элемента сравнени  подключен к выходу первого интегратора., введены второй, третий, четвертый и п тый интеграторь, четыре блока: умножени  и задатчик, при том последовательно соединенные второй интегратор, первый блок вычитани  и первый блок умножени  включены между выходом ограничител  и вторым входом сумматора, последовательно соединенные третийинтегратор , второй блок вычитани  и второй блок умножени  включены между выходом первого блока вычитани  и третьим входом сумматора, последовательно соединенные первый масштабирующий элемент, четвертый интегратор, третий блок вычитани  и третий блок умножени  включены между выходом второго блока вычитани  и четвертым ВХОДОМсумматора, последовательно соединенные второй масштабирующий элемент, п тый интегратор, четвертый блок вjычитaни  и четвертый блок умножени  включены между выходом третьего блока вычитани  и п тым входом сумматора, последовательно соединенные блок пам ти, выход которого подключен к второму входу первого блока вычитани , третий масштабирующий элемент, выход которого подключек к второму входу второго блока вычитани , четвертый масштабирующий
элемент8выход которого подключен к ВТО.РОМУ входу третьего блока вычитани , и п тый масштабирующий элемент включены между выходом второго интегратора и вторым входом четвертого блока вычитани , причем выход задатчика подключен к вторым входам первого, второго, третьего и четвертого блоков умножени .
На чертеже предстайНена структурна  электрическа  схема интерполирующего фильтра.
Интерполирующий фильтр содержит последовательно соединенные элемент 1 сравнени , ограничитель 2, первый интегратор 3, блок 4 задержки и сумматор 5, причем выход первого интегратора 3 св зан с вторым входом элемента 1 сравнени ,первый вход которого  вл етс  входом фильтра, последовательно соединенные второй .интегратор 6, вход которого подключен к выходу ограничител  2, первый блок 7 вычитани , третий интегратор 8j второй блок 9 вычитани , первый масштабирующий элемент 10, четвертый интегратор 11, третий блок 12 вычитани  , второй масштабирующий элемент 13-, п тый интегратор 14 и четвертый блок 15 вычитани , последовательно соединенные блок 16 пам ти, третий масштабирующий элемент 17, четвертый масштабирующий элемент 18 и п тый масштабируюш ий элемент 19, подключенные между выходом второго интегратора 6 и вторым входом четвертого блока 15 вычитани , входы третьего 17, четвертого 18 и п того 19 масщтабируюших элементов объединены с вторыми входами соответственно первого, второго и третьего блоков 7, 9 и 12 вычитани , задатчик 20, первый, второй, третий и четвертый блоки 21-24 умножени , первые входы которьк соединены с выходами соответствующих блоков 7, 9, 12 и 1 вычитани , вторые входы соединены с выходом задатчика 20, а выходы подключены к второму, третьему, четвертому и п тому входам сумматора:5
На чертеже обозначены x(t) - вхоной сигнал устройства-, x(t-t ) сглаженный сигнал на выходе устройства ,
Интерполирующий фильтр работает следующим образом.
Входной сигнал x(t) предварительно сглаживаетс  фильтром низкой
частоты, состо щим из элемента 1 сравнени , ограничител  2 и первого интегратора 3. С этой целью сигнал x(t) поступает на первый вход элемента 1 сравнени , где из него вычитаетс  выходной сигнал фильтра низкой частоты x(t) ,-поступающий с выхода первого интегратора 3. Полученна  разность
i«(t) x(t) - x«(t)
поступает на вход ограничител  2, который может быть реализован, например , в виде усилител  с насыщени5 ем. Если сигнал .(-) превьшгает величину ограничивающего напр жени  Jj, то в ограничителе 2 он огранич;иваетс  до этой величины. Это можно представить выражением
0
t)--fC 4t h4 «UHeS-S« l . Ujb еслц «4t).,.
где ) - выходной сигнал ограни5чител  2 i
Сигнал crCt) поступает на вход первого интегратора 3 и интегрируетс  в нем. С выхода первого интегра0 тора 3 предварительно сглаженный . фильтром низкой частоты сигнал x(t) подаетс  на вход блока 4 задержки , где запоминаетс  на интервал времени Ь . Сигнал Т) с выхода
5 блока 4 задержки поступает на первый вход сумматора 5.
Выходной сигнал интерполирующего фильтра формируетс  путем уточнени  предварительно сглаженного сигнала
0 x(t-t) по разност м между знамени ми этого сигнала и входного сигнала устройства на интервале времени It-t , tl.
С этой целью сигнал 5(t) с вы5 хода ограничител  2 поступает на
вход второго интегратора 6, в котором он интегрируетс . Сигнал с выхода второго интегратора 6 поступает на вход блока 16 пам ти, в котором
50 он задерживаетс  на интервал времени t, и далее на вход первого блока 7 вычитани , в котором он вычитаетс  из сигнала с выхода второго интегратора 6.
Сигнал с выхода первого блока 7 вычитани  поступает на вход третьего интегратора 8, в котором он интегрируетс  , Сигнал с выхода блока 16 пам ти подаетс  на вход третьего масш табирзпощего элемента 17, умножаетс  в нем на коэффициент Ут,. и поступает далее на вход второго блока 9 вычитани , в котором он вычитаетс  из сигнала с выхода третьего интегр тора 8. Сигнал с выхода второго блока 9 вычитани  поступает на вход первого масштабирующего элемента 10, умножа етс  в нем на коэффициент jj 2 и подаетс  далее на. вход четвертого интегратора 11, в котором он интегрируетс . Сигнал с выхода третьего масштабирующего элемента 17 подаетс  на вход четвертого масштабирующего элемента 18, умножаетс  в нем на ко эффициент и Поступает далее на вход третьего блока 12 вычитани , в котором он вычитаетс  из сигнала с выхода четвертого интегратора 11. Сигнал с выхода третьего блока 12 вычитани  поступает на вход второ го масштабирующего элемента 13, умно жаетс  в нем на коэффи1Ц1ент Jfi 3 и подаетс  далее на вход п того интегратора 14, в котором он интегрируетс . Сигнал с выхода четвертого масштабиру ицего элемента 18 подаетс  на вход п того масштабирукщего элемента 19, умножаетс  в нем на коэффициент и поступает далее на вход четвертого блока 15 вычитани , в котором он вычитаетс  из сигнала с выхода п того интегратора 14. Коэффициенты усилени  второго, третьего, четвертого и п того интеграторов 6, 8, 11 и 14 устанавливаютс  равными единице. Передаточна  функци  схемы, состо щей из блоков 6, 7 и 16 имеет вид )/ - передаточна  функци  ин тегратора; - передаточна  функци  блока 16 пам ти, а соответствующа  импульсна  характерисV- ,/оЧвИ, ©САМ Чо если (2) Передаточна  функци  схемы, состо щей из блоков 6, 7, 8, 9, 16 и 17, имеет вид W., а соответствующа  импульсна  характеристика ( в,Сд :.,«« «САМ t Передаточна  функци  схемы, состо щей из блоков 6, 7, 8, 9, 10, 11, 12, 16, 17 и 18, имеет вид Nk/2( ) ..е..« Р-, а соответствующа  импульсна  характеристика если (д){о: «САИ Передаточна  функци  схемы, состо щей из блоков 6-19, имеет вид ) -е а соответствующа  импульсна  характеристика д если OidA- ; ( ) - «САМ . (5) Сигналы с выходов блоков 7, 9, 12 и 15 вычитани  поступают-на первые входы соответствующих блоков 21-24 умножени , умножаютс  в них на коэффициенты to, t , f и t, задаваемые с выхода задатчика 20 на торые входы блоков 21-24 умножени , подаютс  далее на второй, третий, етвертый и п тый входы сумматора 5, котором они суммируютс , в резуль ате чего получаетс  сигнал ux(t-C). Импульсна  характеристика схемы, ходом которой  вл етс  входной сигал d(t) второго интегратора 6, а ыходом - результат суммировани  x(t-t), имеет вид йНой)о( e,«,(e«%() ) ,« есАМ lO, «САМ -ftyt, выходной ux(t-lr ) сигнал этой схемы формируетс  в соответствии с выражением (t-tbx4t-t)vaf().4 LxMmi-ft a r(; Коэффициенты to, J-i, г г Устанавливаютс  на выходе задатчика 20 таким образом, чтобы обеспечить

Claims (1)

  1. (57.) ИНТЕРПОЛИРУЮЩИЙ ФИЛЬТР,- содержащий последовательно соединенные элемент сравнения, первый вход которого является входом интерполирующего фильтра, ограничитель, первый интегратор, блок задержки и сумматор, а также четыре блока вычитания, пять масштабирующих элементов и блок памяти, при этом второй вход элемента сравнения подключен к выходу первого интегратора, отличаю- щ и й с я тем, ЧТО', с целью повышения точности фильтрования в него введены второй, третий, четвертый и пятый интеграторы, четыре блока умножения и задатчик, при этом последовательно соединенные второй интегратор, первый блок вычитания и первый блок умножения включены между выходом ограничителя и вторым входом сумматора, последовательно соединенные третий интегратор, второй блок вычитания и второй блок умножения включены между выходом первого блока вычитания и третьим входом сумматора, последовательно соединенные первый масштабирующий элемент, четвертый интегратор, третий блок вычитания и третий блок умножения включены между выходом второго блока вычитания и четвертым входом сумматора, последовательно соединенные второй масштабирующий элемент, пятый интегратор, четвертый блок вычитания и четвертый блок умножения включены между выходом третьего блока вычитания и пятым входом сумматора, после- О довательно соединенные блок памяти, выход которого подключен к второму входу первого блока вычитания, третий масштабирующий элемент, выход которого подключен к второму входу второго блока вычитания, четвертый__ масштабирующий элемент, выход которого подключен к второму входу третьего блока вычитания, и пятый масштабирующий элемент включены между выходом второго интегратора и вторым входом четвертого блока вычитания, причем выход задатчика подключен к вторым входам первого, второго, третьего и четвертого блоков умножения.
SU833575357A 1983-04-07 1983-04-07 Интерполирующий фильтр SU1109891A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833575357A SU1109891A1 (ru) 1983-04-07 1983-04-07 Интерполирующий фильтр

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833575357A SU1109891A1 (ru) 1983-04-07 1983-04-07 Интерполирующий фильтр

Publications (1)

Publication Number Publication Date
SU1109891A1 true SU1109891A1 (ru) 1984-08-23

Family

ID=21057704

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833575357A SU1109891A1 (ru) 1983-04-07 1983-04-07 Интерполирующий фильтр

Country Status (1)

Country Link
SU (1) SU1109891A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Ицкович Э.Л. Контроль производства с помощью вычислительных машин. М., Энерги , 1975, с. 39. 2. Авторское свидетельство СССР № 1030958, кл. Н 03 Н 17/06, 1982 (прототип) . *

Similar Documents

Publication Publication Date Title
CA2026558A1 (en) Adaptive digital filter including low-pass filter
US4236224A (en) Low roundoff noise digital filter
SU1109891A1 (ru) Интерполирующий фильтр
US5381356A (en) Cascade digital filters for realizing a transfer function obtained by cascade-connecting moving average filters
US4118784A (en) Differential DFT digital filtering device
US5111418A (en) Method and network configuration for obtaining the gradient of the output signals of a given network for processing discrete-time signals relating to the network parameters
EP0522528A1 (en) A prediction filter
GB1485860A (en) Digital filters
SU1510071A1 (ru) Интерполирующий фильтр
JPS5742283A (en) Chromachy signal generator
RU1798891C (ru) Цифровой рекурсивный фильтр
JPH0789607B2 (ja) デイジタルフイルタ
SU1187182A1 (ru) Дифференцирующее устройство
SU1693719A1 (ru) Адаптивный фильтр
SU1198550A1 (ru) Экстрапол тор
SU1056208A1 (ru) Широтно-импульсный функциональный преобразователь
SU1171993A1 (ru) Рекурсивный цифровой фильтр
SU1188856A1 (ru) Цифровой рекурсивный фильтр
SU1184099A1 (ru) Адаптивный компенсатор помех
RU2019026C1 (ru) Сглаживающий фильтр
SU484527A1 (ru) Устройство дл оценки дисперсии нецентрированного случайного процесса
SU1483608A1 (ru) Цифровой нерекурсивный фильтр
SU1130873A1 (ru) Устройство дл оценки сходимости усеченного р да Хаара
SU1587623A1 (ru) Рекурсивный цифровой режекторный фильтр
SU1108617A1 (ru) Способ адаптивной коррекции межсимвольных искажений и устройство дл его осуществлени