SU1083237A2 - Запоминающее устройство с исправлением ошибок - Google Patents

Abstract

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С ИСПРАВЛЕНИЕМ ОШИБОК по авт. св. № 920845, отличающеес  тем, что, с целью повьппени  надежное, ти, оно содержит элементы ИЛИ, ИЛИ-НЕ и И, причём входы элемента ШШ подключены к выходам регистра сдвига, входы элемента ИЛИ-НЕ соединены с соответствующими выходами блока кодировани , а выход подключен к первому входу .элемента И, второй вход которого соединен с выходом элемента ИЛИ, выход элемента И  вл етс  выхо ,дом устройства.

Description

о

00

со ю со f . 1 Предлагаемое изобретение относитс  к запоминающим устройствам, в которых производитс  контроль работоспособности накопител  и аппаратур дл  коррекции ошибок. По основному авт.св. № 920845 известно запоминающее устройство с . исправлением ошибок, содержащее нако питель, сумматоры по модулю два, генератор импульсов, регистр сдвига, блок местного управлени , блок корре ции, блок кодировани -декодировани  и регистр числа, выход которого подключен к первым входам блока коррекции и блока ко;у1ровани -декодировани , выход которого соединен с вторым входом блока коррекции, выход которого  вл етс  выходом устройства входы сумматоров по модулю два подключены соответственно к выходам накопител  и регистра сдвига, а выходы - к входам регистра числа, выход блока местного управлени  соединен с вторым входом блока кодировани -декодировани , первьм входом регистра сдвига и входом генератора импульсов выход которого подключен к второму входу регистра сдвига, вход блока местного управлени   вл етс  управл  ющим входом устройства. ClJ. В таком устройстве при контроле аппаратуры дл  коррекции ошибок в регистре сдвига имитируетс  ошибка, котора  с помощью сумматоров по моду лю два вноситс  в считьшаемое из накопител  слово. При этом, если в сум маторах по модулю два в одном или нескольких разр дах имеютс  отказы, которые равносильны наличию кода О на соответствующих входах сумматоров соединенных с выходами регистра сдви га, то при этом контроль аппаратуры дл  коррекции ошибок либо Совсем не производитс  (при отказах в О всех входов сумматоров по модулю два, соединенных с выходами регистра сдвига), либо производитс  не в полной мере (при отказах рассмотренного типа на одном или нескольких входах сумматоров по модулю два). Следовательно , недостатком этого устройства  вл етс  неполнота контрол  его узлов , что обуславливает низкую достоверность контрол  устройства. Цель предлагаемого изобретени  повьш1ение достоверности контрол  устройства. Поставленна  цель достигаетс  тем что в запоминающее устройство с 72 исправлением ошибок введены элементы ИЛИ, Ш1И-НЕ и И, причем входы элемента ИЛИ подключены к выходам регистра сдвига, входы элемента ИЛИ-НЕ оединены с соответствующими вьпсодами лока кодировани , а выход подключен к rfepBOMy входу элемента И, второй вход которого соединен с выходом элемента ИЛИ, выход элемента И  вл етс  дополнительным выходом устройства. На чертеже изображена структурна  схема предлагаемого изобретени . Устройство содержит накопитель 1, группу сумматоров 2 по модулю два, регистр 3 сдвига с числом разр дов на единицу больше числа разр дов считанного слова, регистр 4 числа, блок 5 коррекции, блок 6 кодировани -декодировани , генератор 7 импульсов, служаш;ий дл  генерации начальной единицы, блок 8 местного управлени , состо щий, например, из последовательного соединенных двухразр дного регистра и дешифратора режима диагностики (на чертеже не показаны), элемент ИЛИ 9, элемент ИЛИ-НЕ 10, элемент И 11 и дополнительный выход 12. Выход регистра 4 подключен к первым входам блока 5 и блока 6, выход . которого соединен с вторым входом блока 5. Входы сумматоров 2 подключены Соответственно к выходам накопител  1 и регистра 3, а выходы - к входам регистра 4. Выход блока 9 соединен с вторым входом блока 6, первым входом регистра 3 и входом генератора 7, выход которого подключен к второму входу регистра 3. Выходы регистра 3 сдвига соединены с входами э/гемента ИЛИ 9. Выходы блока 6 подключены к входам элемента ИЛИ-НЕ 10, выход которого соединен с первым входом элемента И 11, второй вход которого подключен к выходу элемента ИЛИ 9. Вход блока 8  вл етс  управл ющим входом устройства, на которьй подаютс  сигналы процессора (на чертеже не показан). Выход 12 элемента И 11  вл етс  дополнительным выходом устройства. Работу устройства рассмотрим при функционировании в трех основных релСИМЗл Основной рабочий режим. Слово, считанное из накопител  1,через сумматоры 2 поступает на регистр 4. Поскольку в этом режиме регистр 3 пос

Claims (1)

1. ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

   С ИСПРАВЛЕНИЕМ ОШИБОК по авт. св.

   № 920845, отличающееся тем, что, с целью повышения надежности, оно содержит* элементы ИЛИ, ИЛИ-НЕ и И, причём входы элемента ИЛИ подключены к’ выходам регистра сдвига, входы элемента ИЛИ-НЕ соединены с соответствующими выходами блока кодирования, а выход подключен к первому входу элемента И, второй вход которого соединен с выходом элемента ИЛИ, выход элемента И является выходом устройства.